(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过

2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过--(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform

此源码为在ＤＳＰ上实现的卷积纠错编解码算法，，解码使用维特比ＶＩＴＥＢＩ算法 可直接使用。 -The source for the convolution error correction encoding and decoding algorithms on the DSP, decoding using the Viterbi than VITEBI algorithm can be used directly.