搜索资源列表
crc
- 生成多项式的最高位必须是1。例如：CRC-CCITT标准的16位生成多项式：g（x）= x16+x12+x1+1；阶数r = 16 即：0x11021.最高位通常为1。
x12
- 16位/32位整型数开方的汇编程序,应用于AVR单片机!
crc
- C++ BUILDER 写的CRC校验码程序！CRCC（X16+X12+X5+1）-C++ BUILDER written procedures CRC Check! CRCC (X16+ X12+ X5+ 1)
xCAN
- 飞思卡尔X12的xgate模式下CAN的应用。测试可用。-Freescale S12XE XGATE of mode Settings, test can be used.
CRC-16LHF
- MCS51的CRC-16快速查表计算函数 要预先生成CRC16查表数据，起始地址CRC16TAB，按高/低字节顺序存放(512字节) // CRC-CCITT16 = X16+X12+X5+1, 00010000 00100001($1021) 郑州 汉威光电 刘海峰编制 （0371-62003091）,欢迎交流-MCS51 the CRC-16 fast look-up table calculation function to pre-generated look-up tab
irq
- 飞思卡尔 x12 系列单片机中断程序代码-Freescal x12 serial microcontroller interrupt source code
XGATE
- 飞思卡尔 x12 系列单片机 xgate应用实例-Freescal x12 serial microcontroller xgate source code example
RTC
- dsp 2812 的带实时时钟 和eeprom的芯片X1226包括RTC实时时钟和512字节的EEprom-dsp 2812' s with a real time clock and eeprom chip X1226 including RTC real time clock and 512 bytes of EEprom
x1226
- 用msp430f149对x1226进行读写-Read and write on the x1226 with msp430f149
MYCRC
- 由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA，因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致，能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项，其表达式为：X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计，对于数据头和数据尾分别由不同的状态来处理。在本模块中，使用了for循环，这会消耗较多的FPGA资源，但
15693_CRC
- ISO/IEC 3309CRC used for 1443 or 15693 RF-ID crc-ISO/IEC 3309 CRC CRC type Length Polynomial Direction bits X16+ X12+ X5+ 1
CRC16_check
- 关于CRC-16-CCITT x16 + x12 + x5 + 1计算-about CRC-16_CCITT
adc_temp_sensor
- 配置dsp28027的PLL为x12/2模式。这个是其具体的程序实现。- This example sets up the PLL in x12/2 mode.