verilog语言实现的基于MIPS体系结构的微处理器程序，一个时钟周期执行一条指令。,verilog language MIPS-based microprocessor architecture, an implementation of a clock cycle instructions.

项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同

摘要：EDA技术的成熟和进步，缩短了微处理器硬件设计和综合的周期。同时，开发工具链设计的自动化，已成了高效率、高质量嵌入式微处理器设计的重要内容。本文提出了采用体系结构描述语言(ADL)实现微处理器开发工具链自动设计的有效方法。针对ADL描述流水线的局限性，进行了扩展改进，因而使改进后的ADL能用来直接描述流水线。新方法在CK幸CORE开发工具链设计中的应用表明，比用GNU工具链功效有了显著提高。-Abstract: EDA technologies mature and progress, r

LM3S615 微控制器包含以下的产品特性： 􀁺 32 位RISC 性能 － 采用为小型嵌入式应用方案而优化的32 位ARM® CortexTM M3 v7M 结构 － 可兼容Thumb® 的Thumb-2 专用指令集处理器内核，可提高代码密度 － 50-MHz 工作频率 － 硬件除法和单周期乘法 － 集成了嵌套向量中断控制器（NVIC）以提供明确的中断处理 － 29 个中断，带8 个优先级 － 存储器保护单元（MPU）为受保护的操作系