搜索资源列表
9
- 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA
EXPT12_7A_Ftest
- 基于fpga和sopc的用VHDL语言编写的EDA频率测试与FPGA单片机通讯
8051vhdl
- 是用VHDL编写的51源代码,对于用FPGA的电子开发单片机人员有很好的参考作用.
solution1324
- SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬
digital_cymometer
- 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
new-lins-uart-all
- 无私奉献，VHDL 源码，用于实现FPGA上的UART(串口控制器)，可以实现FPGA与单片机，PC机的串口通讯。
I2C
- I2C通信的程序，用VHDL写的，可用于FPGA和单片机的通讯。
source_code.rar
- 一些源程序，主要包括CAN总线驱动、sdram VHDL实现、ucos2的移植、SDIO驱动、tcpip的实现、usb控制器代码、基于FPGA的雷达目标模拟器等,Some source code, including CAN bus driver, sdram VHDL implementation, ucos2 transplant, SDIO drivers, tcpip of implementation, usb controller code, based on the FPGA, s
ledhzxs
- 以FPGA芯片为核心，扩展必要的外围电路，制作一个16*16LED点阵的汉字显示屏，使之能显示16*16LED点阵的汉字4个，如“一”，“二”，“三”，“四”等。要求显示的汉字无闪烁。每个汉字停留时间1秒。-To FPGA chip as the core, the expansion of the necessary external circuit, producing a lattice of 16* 16LED display of Chinese characters so that
8051-core
- mcu8051 CPU FPGA VHDL software
VGA
- 基于单片机51核的FPGA VGA显示实例，肯定有现象哈-51 single-chip core-based FPGA VGA display examples of the phenomenon certainly Kazakhstan
ddsdds
- 摘 要：介绍了直接数字频率合成 (DDS) 技术的基本原理，给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案，同时给出了其软件程序和仿真结果。仿真结果表明：该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点，且输出频率可调。关键词：直接数字频率合成；现场可编程门阵列；FPGA；三相正弦信号 (2009-01-04, VHDL, 99KB, 9次) -hgfhtht rrgtsrt rthg rgrswt sgethwrathwtHY TSRTTHSRH
FPGA
- fpga的频率教程，附有源程序（vhdl语言）-frequency fpga tutorials with source code (vhdl language)
fft
- 关于vhdl-FPGA实现fft算法的模块-MATLAB VHDL ADN EDA
c120_bus
- fpga挂在c8051f120单片机总线上的VHDL代码-fpga Microcontroller Bus
DDS
- 基于FPGA的DDS程序，可产生任意频率任意相位的波形-FPGA-based DDS program, can generate any frequency arbitrary waveform phase
temperature
- 基于FPGA的ds18b20数字温度采集，verilog 编写-du to fpga ds18b20
adfmreceiver
- The design of the All Digital FM Receiver circuit in this project uses Phase Locked Loop (PLL) as the main core. The task of the PLL is to maintain coherence between the input (modulated) signal frequency,iωand the respective output frequency,oωvia p
LCD-KS0108B-FPGA.tar
- LCD控制器KS0108 FPGA控制器VHDL源码-LCD KS0108 FPGA VHDL Source
full_add4_ok_4quanjiaqi
- 本程序是用vhdl开发的实现全加器功能的程序。(This procedure is developed using VHDL to achieve full adder function of the program.)