搜索资源列表
clock
- 电子闹钟 clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号； 为0：计时功能； 为1：闹钟功能； 为2：手动校时功能； turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟； 若长时间按住该键，还可使秒信号清零，用于精确调时； change： 接按键，手动调整时，每按一次，计数器加1； 如果长按，则连续快速加1，用于快速调时和定时； hour,
clock
- 数字系统设计报告，多功能电子钟，显示年月日星期时分秒，及校时等功能-Digital system design report, multi-functional electronic bell, show date when the minutes and seconds a week, and school functions when
led
- 用一个按钮开关循环控制四个led灯的闪烁方式，输入时钟10MHz，闪烁频率1Hz-Button switch with a four cycle control lights flashing led the way, the input clock 10MHz, blinking frequency of 1Hz
DIGITALCLOCK
- 电子时钟，驱动8个数码管显示，带设置功能-Electronic clock, drive 8 digital tube display, with set functions
digitalclock
- 数字电子钟，24时制计时，带有调时功能，对分秒时分别进行调整。-Digital electronic clock, 24 when the system time with when the transfer function, minutes and seconds, respectively to adjust.
sheng
- 用VHDL编写用5个数码管显示数字时钟程序-Written in VHDL with five digital display digital clock program
adfmreceiver
- The design of the All Digital FM Receiver circuit in this project uses Phase Locked Loop (PLL) as the main core. The task of the PLL is to maintain coherence between the input (modulated) signal frequency,iωand the respective output frequency,oωvia p
jy4739_clock
- EDA课程设计基于vhdl的带有万年历的电子时钟设计-EDA curriculum design based on the electronic clock with a calendar vhdl design