搜索资源列表
s1222
- 508单片机，控制si4133单片锁相环产生1222mhz的频率-508 microprocessor, control si4133 PLL frequency have 1222mhz
1-1161---0-1222
- 508单片机，控制si4133单片锁相环产生1222mhz与1161不同时的频率-508 microprocessor, PLL control si4133 have 1222 and 1161 mhz frequency time
s1505-52
- 508单片机，控制si4133单片锁相环产生105.52mhz的频率-508 microprocessor, control si4133 PLL frequency generated 105.52mhz
203.6M
- 508单片机，控制si4133单片锁相环产生203.6mhz的频率-508 microprocessor, control si4133 PLL frequency generated 203.6mhz
AV_system_pll
- AV系统数字调谐PLL频率合成器的单片机控制 文章利用LC7218PLL频率合成器在AV领域的电调谐功能,提出了一个TV/FM/AM全景接收机设计方案,重点设计分析了LC7218与单片机之间的I/O数据结构,显示了它优良的性能。
2001_PLL
- 2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机 本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的PLL频率合成器BU2614(本刊网站上提供了该芯片的资料)和单片机组成。系统以单片机AT89C51为控制核心,实现全频搜索、指定频率范围搜索和手动搜索 数控电位器(X9511)的引入使得音量连续调节而无滑动噪声 液晶显示器显示载频和时钟等信息 采用DC-DC电压转换器使整机在3V电源下稳定工作 为了实现电台存储功能,采用E~2ROM(AT24C04),
wwy_bysj
- 一个程控锁相环PLL程序,可以设定频率,步进
Voltage_Controlled_LC_Oscillator
- 电压控制LC振荡器，采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。
MAX7044.rar
- MAX7044是基于晶振PLL 的VHF/UHF发射器芯片，在300 MHz～450 MHz频率范围内发射OOK/ASK数据，数据速率达到100 kbps，输出功率+13 dBm(50Ω负载)，电源电压+2.1～+3.6 V，电流消耗在2.7 V时仅7.7 mA。工作温度范围一40℃～＋125℃，采用3 mm×3 mm SOT23 - 8封装。 MAX7033是一个完全集成的低功耗CMOS超外差接收器芯片，接收频率范围在300 MHz～450 MHz的ASK信号。接收器射频输入信号范围从一11
sgs32
- Verlog HDL 写得一款32路方波发生器，例子是4路可以自己加，相位可调，频率可调，占空比可调。具体参见readme.doc.此处只提供了源码包含顶层模块sgs32.v 子模块dds.v和pll设置模块altp.v及波形驱动文件-Verlog HDL write a 32 square-wave generator, for example, is able to add 4-way, phase adjustable, adjustable frequency, adjustable d
demoIOC
- Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.IOC7口16位计数器。 LED计数，根据灯亮可以读取系统循环了多少次-Code Warrior 4.6Target: MC9S12DG128BCrystal: 16.000Mhzbuscl
demoATD
- --- --- Code Warrior 4.6 Target : MC9S12DG128B Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.共四路ATD使用及显示方法。 LED计数，根据灯亮可以读取系统循环了多少次---------- Code Warrior 4.6Target: MC9S12DG128B
chenggong1204
- 用单片机控制锁相环，倍频数由外设键盘输入，输了频率范围0.1KHZ到80KHZ-89C51+PLL
dfefe.doc
- 该高频正弦信号发生器基于直接数字频率合成（DDS）和数字锁相环技术（DPLL），以微控制器（MCU）和现场可编程逻辑门阵列（FPGA）为核心，辅以必要的外围电路设计而成。系统主要由正弦信号发生、红外遥控、高速模数（A/D）－数模（D/A）转换、信号调制和后级处理等模块组成。-The high-frequency sinusoidal signal generator based on Direct Digital Synthesis (DDS) and digital PLL (DPLL), a
PLL-STC(V3)
- 锁相环控制实例,可通过上位机或者其它监控系统控制,调节PL2313输出频率-PLL control instance, can be monitored by PC or other system control, adjust the output frequency PL2313
LC7218-PLL-89C51
- 89C51单片机控制LC7218锁相环电路，根据预置分频系数显示频率-89C51 microcontroller to control the LC7218 PLL, display frequency according to the preset frequency coefficient
PLL
- 频率源ad4350的配置源码 经过测试验证 能够锁定-Frequency source ad4350 tested configuration source verification can be locked
PLL_D
- 用51单片机控制锁相环PLL输出不同频率的正弦信号(The phase-locked loop PLL is controlled by 51 single-chip microcomputer to output sinusoidal signals of different frequencies)
dsPIC33 PLL settings
- 这是Microsoft Office 的Exel样式的计算软件。用这软件来很容易算出dsPIC33F单片机的PLL频率。(This is calculating program for frequency setting of dsPIC33F PLL.)
锁相环频率合成
- 基于51单片机的锁相环频率合成器的设计。使用PLL集成芯片CD4046，可编程分频芯片CD4522（同MC14522），使用LCD1602显示，频率由按键输入。标准输入信号为1khz方波。(Design of PLL Frequency Synthesizer Based on 51 single chip microcomputer. Using PLL integrated chip CD4046, programmable frequency division chip CD4522 (M