搜索资源列表
1
- 介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。 采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术,具有实时性强、集成度高以及软硬件可编程易于系统 扩展及重构的特点。
060109
- 介绍使用同步动态RAM(SDRAM)扩展嵌入式DSP系统高速超大容量外部存储空间的设计方法 结合已成功实现的、基于TMS320C6201的数字信号处理系统,论述使用IS42S16400SDRAM 芯片设计DSP片外同步存储系统的具体实现方案 详细讨论TMS320C6201的EMI与SDRAM 的接口设计及编程方法。-Describes using synchronous dynamic RAM (SDRAM) extended high-speed large-capacity embedded
TestRsenc
- 本程序基于VC环境，实现通信系统中RS（32,22）编码功能，该RS码属于截短的RS（255,245）码，可以纠正5个突发或者随机的错误，可用于无线快速突发通信系统中。程序虽然只是基于VC环境编写的，但可以很容易移植到DSP或者其他嵌入式编程当中-The program is based on VC environment, and communication systems RS (32,22) encoding, the RS codes are truncated RS (255,245
DSP
- 首先介绍了嵌入式DSP系统的基本硬件,然后着重说明用C语言进行硬件编程的好处和基本方法,包括如何调试C语言程序,最后介绍了如何将C语言程序转化为DSP代码.所有内容均基于TI公司的TMS320C55x通用DSP芯片,使用的软件工具是该公司的CCS集成开发环境(IDE).-Techniques of C Language Hardware Programming in Embedded DSP System
CpuTimer2
- 定时器 2 实验 F2812 上有3 个 32 位的 CPU 定时器，本程序主要对 CPU 定时器 2 进行操作， 200MS 产生一次中断。使用时，按以下步骤进行： （1）点击“CCS”，启动Code Composer Studio 开发环境 （2）点击【project】 【Open…】打开“CpuTimer2”文件夹下的“CpuTimer2.PJT”。 （3）重新编译完毕。 （4）点击【File】 【Load Program…】，选