CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 三位数

搜索资源列表

  1. mms

    0下载:
  2. (1)三位数的电子密码锁,通过输入的数字控制密码锁的开关 (2)开锁期间用户可自行设置密码 (3)输入密码正确开锁 -(1) The three-digit electronic code lock, through the input of the digital control lock switch (2) unlock their own during the user to set a password (3), enter the unlock password is c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:182883
    • 提供者:
  1. Mimasuo

    0下载:
  2. 设计要求(黑体小四,1.5倍行距,段前0.5行) 1)密码预先在内部设置,可以设置任意位密码,这里采用6位十进制数字作为密码; 2)密码输入正确后,密码器将启动开启装置。这里密码器只接受前6位密码输入,并以按键音提示,多余位数的密码输入将不起作用; 3)允许密码输入错误的最大次数为三次, 密码错误次数超过三次则进入死锁状态, 并发出警报 4)报警后,内部人员可以通过按键SETUP使密码器回到初始等待状态; 5)密码器具有外接键盘,可以用来输入密码和操作指令; -Desi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:54943
    • 提供者:GuTao
  1. calculator_final

    2下载:
  2. 清华大学电子课程设计:Verilog,QuartusII可正确运行,可下载到FPGA上,音乐计算器,完成两个三位数的运算,有注释,很强大-Verilog, QuartusII run correctly, can be downloaded to the FPGA, music, calculator, completed two three-digit operations, there are notes, very powerful! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2127653
    • 提供者:薛芬
  1. maiobiao

    0下载:
  2. 具有加、减计数以及置数报警功能的计数器,采用三个数码管显示,555产生1秒的脉冲,三块74ls192十进制计数器级联为三位数计数器。-Have add, subtract count, and buy several alarm function of counter, using three digital pipe display, 555 produce 1 second pulse, three pieces of 74 ls192 decimal counter level three
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:82578
    • 提供者:龙龙
  1. mult_16

    1下载:
  2. 用verilog实现对三个16位数进行相加乘法器-Three 16-digit sum of the multiplier Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1151
    • 提供者:吴雪红
  1. jsq

    0下载:
  2. 一个在ise平台上写的计算机小程序,可以计算加减乘除,输入位数为10位,三位小数-A computer on the ise platform to write a small program, you can calculate the addition and subtraction multiplication and division, the input bit is 10, three decimal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:1024
    • 提供者:王一
搜珍网 www.dssz.com