搜索资源列表
串口通信收发模块
- verilog编写的串口通信的接收模块和发送模块，经过仿真有效
txmit
- 异步串口发送模块，数据位8位，一位起始位一位结束位-Send asynchronous serial module, 8 data bits, one bit a the end of the start bit
PS2-SPI
- 使用SOPC软件及其配置方法，以高速12位串行AD7920实现0-3.3V的ADC转换。 PS2控制器接口模块,把键盘数据通过串口发送到电脑主机上显示哪个键被按下。-Configuration software and its use SOPC approach to high-speed 12-bit serial AD7920 to achieve 0-3.3V the ADC conversion. PS2 controller interface module, the keyboa
UARTE
- 用VHDL语言编写的串口通讯模块，可以实现发送和接受功能。-A UART module writen in VHDL.
send
- 用VerilogHDL编写的串口发送模块，可以综合。-VerilogHDL prepared using serial transmission module, can be integrated.
uart
- vhdl语言的串口发送/接收模块，本人用在多个工程，很好用。-vhdl language of the serial transmit/receive module, I used a number of projects, very good use.
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步. 程
uart
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于
smg_interface
- FIFO高速数据采集处理，串口发送接收封装，独立于上一模块，-FIFO high-speed data acquisition and processing, sending and receiving serial package, independent of the previous module,
uart
- 串口发送和接收，异步串口中的发送和接收模块，功能较为简单。-Serial transmission, asynchronous serial port of the sending module, function is relatively simple.
send
- 通过先对异步串口发送模块的编写对其验证，再联合接收模块实现串口的收发-At frist,checking the module of UART s sending function,then link the recive module to realize reading and writing
UART_Transmitter_Arch
- 自己编写的带有FIFO的UART串口发送模块，代码通过状态机实现，开发语言是Verilog-I have written to the FIFO UART serial transmit module code through the state machine implementation, development languages Verilog
ep1c6_21_uart
- 串口发送接收测试模块，FPGA基础实验学习，欢迎大家下载。-Serial receiver test modules, FPGA-based experiential learning, welcome to download.
UartTxd
- 基于xilinx FPGA的常规串口发送模块设计-Xilinx FPGA-based conventional serial transmission module design
uart_tx
- 带有奇偶校验功能的的串口发送模块，实现uart功能。verilog硬件描述语言实现-With the function of parity of serial port to send module, uart functions.Verilog hardware descr iption language to realize
class11
- uart串口发送模块，其中filter为按键消抖-Uart serial send module, where filter is the key to shake
uart_tx
- 基于FPGA的串口发送模块设计及仿真,可移植代码-Design and Simulation of serial port sending module based on FPGA，portable code
UART-Altera
- 使用Atera FPGA CycloneII 实现串口通信，遵循RS232协议。FPGA上的模块实现了数据的接收，取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
uart
- 实现串口发送和接收功能，数据处理模块可自行修改。(Serial port to send and receive functions, data processing module can modify its own.)
sci_host
- fpga实现高速多路同步串口，接收发送模块(Implementation of high-speed multi-channel synchronous serial port by FPGA)