搜索资源列表
VHDL_UART
- VHDL语言的UART串行接口芯片程序,仅供学习使用-VHDL UART serial interface chip procedure is for learning
Odd_Fren
- 一个3分频的VHDL程序,方便学习且仅供学习之用-a frequency of three minutes VHDL procedures, facilitate learning and learning purposes only
VHDL-I
- VHDL intermediate Level,仅供学习使用-VHDL intermediate Level, is for learning
datashow
- 本程序是一个用VHDL编写的数码管扫描显示控制器的设计与实现的程序，仅供学习。-This procedure is a VHDL prepared using digital tube scanning display controller design and implementation of procedures for learning.
bubblesort1024ram
- 快速冒泡排序基于FPGA实现，有测试文件以及设计图，实现1024*32位数序的多数排序，突破传统是的REG类型少数排序，利用RAM，针对RAM中的无序数的地址调换，达到排序目的，仅供学习交流-Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majority of sorting, breaking trad
Spartan6
- spartan6 FPGA芯片的电路设计 Orcad原程序 公司内部文件 请下载的注意 仅供学习，不要用于商业 -the design of Spartan6 FPGA circuit. it is biult in Orcad.
clock
- 这是一个用VHDL语言编写的数字电路程序，仅供学习参考。-This is a language with VHDL digital circuit procedures, only to learn the reference.
seg7_b
- 这是一个用VHDL语言编写的数字电路程序，仅供学习和参考。-This is a language with VHDL digital circuit process, learning and reference purposes only.
light
- 这是一个用VHDL编写的发光二极管走马灯，仅供学习。-This is a prepared using VHDL LED lantern, only to learn.
VHDL_exmple
- VHDL编程一百例，包括加法器、乘法器、移位寄存器、奇偶校验器等。pdf格式的，仅供学习使用-VHDL Programming 100 cases, including the adder, multiplier, shift register, parity, etc.. pdf format, for learning to use
modelsimtutorial
- modelsim教程仅供学习-modelsim tutorial to learn only
12130_ARM_Core
- arm 核，VHDL语言描述的IP软核，仅供学习-arm-core, VHDL language to describe the IP soft core, only to learn
fifo
- 在fpga中实现fifo，配合数码管显示，仅供学习参考-Realized in fpga fifo, with digital display, study and reference purposes only
core
- VHDL编写的51单片机软核，支持在Modelsim下仿真，仿真可直接运行HEX文件，v0.1，后续版本还在开发中。 Craftor原创，仅供学习和交流使用。-51-compatible soft-core, written in VHDL, can be simulated in ModelSim and execute HEX file。 By Craftor
S6_LCD_VHDL_2C70
- 另一个VHDL编写的LCD学习代码，仅供学习，不具有商业目的-Another study VHDL code LCD write, only to learn, not with a commercial purpose
iis_intf
- 一个简单的IIS接口代码，VERILOG语言，支持8/16bit数据传输，仅供学习-Smallest IIS interface code, verilog HDL language
FPGA-Communication-Framework-.tar
- 这是来自开源网站OpenCores的程序，版权归作者所有，仅供学习交流。一个上位机软件源程序，和一个FPGA硬件核的源程序（<600slices），上位机软件可以通过UDP/IP连通FPGA实现通信。-This is from the open source the website OpenCores the program belongs to the author, only learning exchanges. A host computer software source cod
modulsim_use_ise_derectly
- 一个简单的使用modlsim直接调用ise的实例，自己当时写的，通过编写do文件直接用modlsim来调用ise的核文件仿真。仅供学习参考-use modulsim call the ise file derectly by writing do file in the modulsim
SOFT_SWITCH
- 软开关VHDL,实验效果不错，仅供学习使用。-soft switch
SystemC片上系统设计
- SystemC片上系统设计, 大学课本, 仅供学习参考(SystemC system-on-chip design, university textbook, for reference only)