CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 仿真 课程设计

搜索资源列表

  1. diantikongzhiqi

    0下载:
  2. 本设计是本人的课程设计,基于VHDL的电梯控制器的设计,能够实现12层电梯控制,上下开关,关门延时,提前关门,状态显示,通过波形仿真进行观看结果
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:69203
    • 提供者:polly
  1. VHDL_TP3067_PCM.用VHDL写的控制TP3067实现PCM编译码程序

    2下载:
  2. 用VHDL写的控制TP3067实现PCM编译码程序 包括系统原理图,VHDL源程序,各部分电路仿真。及完整的课程设计报告 ,To use VHDL to write the control of TP3067 to achieve PCM encoding and decoding procedures, including system schematic, VHDL source code, the part of the circuit simulation. And complete
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-25
    • 文件大小:3392938
    • 提供者:胡宁博
  1. elevator

    0下载:
  2. 这是一个小课程设计,关于电梯控制的vhdl仿真程序,内容十分完整-This is a small curriculum design, on the elevator control of vhdl simulation program, very complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:285481
    • 提供者:fengyun
  1. mymux

    0下载:
  2. 实现基于FPGA/QuartusII的乘法运算器,具有图形文件,可以仿真编译运行,是你课程设计的好参考资料!-Based on FPGA/QuartusII of multiplication, and with a graphics file, you can run the simulation compiler is a good curriculum design your reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:141403
    • 提供者:南才北往
  1. QinYuchu

    0下载:
  2. 用vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!-Vhdl to do with the computer information on the composition of curriculum design principles to achieve the addition operation, a sum, simulation examples, etc.!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:848378
    • 提供者:23432
  1. jiaotongdeng_Verilog

    0下载:
  2. 十字路口交通灯控制器,是课程的结课设计报告,自己写的verilog语言,在quartus ii环境下仿真,具有参考意义。 -traffic signal controllers and It is a subject design report, written in verilog, quartus ii environment, and can be used with reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:300048
    • 提供者:邓涛
  1. qiangdaqi

    0下载:
  2. 七人抢答器 可做课程设计 能仿真 一人抢完其他人锁定-qiren qiangdaqi ke fangzhen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3059
    • 提供者:冯海涛
  1. DigitalClock

    0下载:
  2. 用EDA仿真软件做的一个数字钟设计实验,能够实现小时、分钟、秒的60进制计时。是我的课程设计全部源码哦~-EDA simulation software to do with a digital clock design experiments, to achieve hour, minute, second of 60 Hex timing. Curriculum design is all the source code of my oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:182678
    • 提供者:王子涵
  1. 2

    0下载:
  2. EDA的课程设计,利用VHDL语言、PLD设计基于FPGA的出租车计费系统,选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10,以MAX+PLUSⅡ软件作为开发平台,设计了出租车计费器系统程序并进行了编译,功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能,并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD design FPGA-based taxi billing s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8175
    • 提供者:wang
  1. VHDL

    0下载:
  2. EDA技术以EDA软件工具为开发环境,以可编程逻辑器件为实验载体,实现源代码编程和仿真功能。VHDL作为一种标准化的硬件描述语言用于描述数字系统的结构、行为、功能和接口。本设计提出了一种基于VHDL语言的编码器和译码器的实现方法。编码器与译码器是计算机电路中基本的器件,本课程设计采用EDA技术设计编码和译码器。编码器由8线-3线优先编码器作为实例代表,译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计,然后进行编程、时序仿
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:797281
    • 提供者:pear
  1. 123123

    0下载:
  2. VHDL课程设计,交通灯的项目文件,已仿真通过。-VHDL course design, the traffic lights project file, already simulation through the.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:636210
    • 提供者:邓亚风
  1. 20120720

    0下载:
  2. 北京大学信息科学技术学院开设的2012暑期课课程—基于FPGA上的VHDL设计,内容包含全部必选实验的工程文件和仿真波形。-Opened the 2012 Summer Course in Science, Peking University Institute of Technology- based on the FPGA VHDL design, the project file that contains all mandatory experiments and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:8031731
    • 提供者:姜凯华
  1. Automobile-taillights-control

    0下载:
  2. 是一个关于EDA的完整课程设计,汽车尾灯的控制,里面包括源程序代码级仿真波形,功能说明等,需要的额下载吧-it is a Curriculum design for EDA with Quartus,it contains all program and Simulation waveform files,if you need,you can download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:176155
    • 提供者:liujian
  1. uart

    1下载:
  2. 基于VHDL和ISE平台编写的UART设计。其中包括了接收,发送,波特产色器,顶层v文件,和相关的测试v文件。代码有注释,仿真成功,可直接利用测试文件测试。还附带uart课程设计报告。-ISE platform written in VHDL and UART design. Including receiving, sending, Porter produced color picker, the top v files, and the associated test v file. Co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1742175
    • 提供者:魏路
  1. 333

    0下载:
  2. 课程设计设计主要使用了VHDL语言,采用的开发软件是Quartus-II,设计一个循环彩灯控制器和数字显示秒表。在Quartus-II开发平台下进行了编译、仿真。-Cycle lantern controller and digital display stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:191767
    • 提供者:麦琪
  1. chuzujifei

    0下载:
  2. 使用Quartus II 9.0编写的出租车计费系统源码,是课程设计大作业验证通过,可以直接仿真验证(The use of Quartus II 9 written taxis charging system source code, is the course design of large work verification through, can be directly simulated and verified)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:398336
    • 提供者:硅谷
  1. CNN

    2下载:
  2. THU微纳电子系ic设计课程大作业,使用verilog实现CNN加速器,含一层卷积和池化,仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-01-11
    • 文件大小:1805312
    • 提供者:gothic22
搜珍网 www.dssz.com