CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 使用缓存数据

搜索资源列表

  1. ActelFPGA_Camera_ApplicationNote

    0下载：
  2. 摄像头的使用在当今信息化社会中越来越被重视，它可以实时采集现场环境信息，被广 用于安防、工业、交通、商业、金融、体育、军事等领域。本方案主要是基于 Actel Fla 构的 FPGA 来实现视频数据转换、 SDRAM 缓存控制、 TFT 时序控制等功能， 并通过 FPG 活的结构实现摄像头图像的采集与数据处理的功能。 -ActelFPGA_Camera_ApplicationNote

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-31
    • 文件大小：267041
    • 提供者：zxx359654879

  1. LCD

    0下载：
  2. 基于FPGA_EP2C8的lcd控制器，显示字符，初学者使用-module lcd_driver(clk,rst,LCD_DATA,RS,RW,EN) input clk,rst //rst is the signal of reset,active low(0). output RS,RW,EN //R

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-30
    • 文件大小：877654
    • 提供者：翁俊杰

  1. FPGA_AD

    1下载：
  2. 基于 Cyclone EP1C6240C8 FPGA的ADS2807接口程序，主要用来使用FPGA控制ADS2807的采集。 采用FPGA来模拟ADS2807的时序来实现控制功能。 提供采样频率控制、AD通道转换、采样数据缓存等功能。-Cyclone EP1C6240C8 FPGA-based interface program of the ADS2807, ADS2807 is mainly used to control the use of FPGA collection. AD

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-28
    • 文件大小：246908
    • 提供者：icemoon1987

  1. FPGA_FIFO

    0下载：
  2. FPGA中同步FIFO的使用小结，FPGA中的FIFO，分为同步FIFO，异步FIFO和双向FIFO。同步FIFO一般用于数据的缓存，异步FIFO一般用于跨时钟域的同步上。-FPGA use in synchronous FIFO summary, FPGA' s FIFO, divided into synchronous FIFO, Asynchronous FIFO and two-way FIFO. Generally used for data synchronization b

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-28
    • 文件大小：244265
    • 提供者：张伟刚

  1. buffer

    0下载：
  2. 一个串行接收，并行发送的缓存器，其数据存储使用双端口SRAM（一读一写）实现，SRAM大小为深64、宽32位（64字×32位，使用提供的双端口SRAM见目录rf2shd4）。缓存器按一位串行输入接收数据，缓存器位置全满后不再接收串行数据输入；并根据读数请求，按接收数据的顺序，将接收完整的32位数据发送出去，并标记该缓存器位置为空，又可以放置新的串行输入数据。 设计了同步和异步两种串行发送方法。-Receive a serial, parallel send buffer, the data

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-05
    • 文件大小：418133
    • 提供者：张见

  1. FIFO

    0下载：
  2. FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存 储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写 入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存 储器那样可以由地址线决定读取或写入某个指定的地址-FIFO is the abbreviation of the English First In First Out, a FIFO data buffer, the differen

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-02
    • 文件大小：351423
    • 提供者：李海军

  1. asynchronous-FIFO-verilog

    0下载：
  2. FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单-FIFO is an abbreviation of the English First In First Out, is a first-in, first-out data buffer, the difference between him and ordinary memory is external read and write add

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-11-09
    • 文件大小：14636
    • 提供者：chenkun

  1. uart_fifo

    0下载：
  2. FPGA与PC的串口通信代码，使用了FIFO作为数据的缓存。-FPGA and PC serial communication code, use the FIFO as cached data.

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-05-21
    • 文件大小：6565107
    • 提供者：shimmy_lee

  1. Synchronous-FIFO

    0下载：
  2. FIFO是英文FIRST-IN-FIRST-OUT的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便，但是缺点是只能顺序读写数据，其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的，根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of the English FIRST-IN-FIRST-OUT,

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-14
    • 文件大小：4055
    • 提供者：刘东辉

  1. uartfifo

    0下载：
  2. 串口通信例程，使用FIFO数据缓存。Verilog源码，基于FPGA的uart开发，加深理解。-uart communication

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-12-14
    • 文件大小：255747
    • 提供者：曹振吉
搜珍网 www.dssz.com