搜索资源列表
jtag0
- 本程序使用vhdl编写的jtag接口实现程序,其中有些功能未能实现,希望有人能够帮忙完善!-vhdl the procedures used to prepare the jtag interface procedures, which some of them did not materialize, hope someone can help perfect!
LED点阵
- 大屏幕led点阵显示的驱动时序。 使用vhdl语言描述。其中rom文件可以使用lpm_megcore自动生成。-big screen led to the dot matrix display driver timing. The use of VHDL descr iption language. Rom which documents can be automatically generated using lpm_megcore.
color_bar
- 使用vhdl语言在altera公司的up3板上产生vga信号，里面有详细的解析和说明，是一个很好的教程。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide.
使用VHDL语言设计数字钟
- 本文所设计的数字钟具有通过reset键对时、 分、 秒调整功能.该设计分为六个部分： 六进制计数器 counter6，十进制计数器 counter10 ，二四进制计数器 counter24， 时钟模块 bclock， LED扫描显示模块 ledctrl。设计使用VHDL 语言，
ise的使用
- ISE详细使用教程，简单易学，适合初学者
jdcbzh.使用VHDL语言实现串并转换模块的实现
- 使用VHDL语言实现串并转换模块的实现，可在QUARTUS上实现,Use VHDL language string and conversion module, but in QUARTUS
UART.使用FPGA的FIFO，状态机
- 使用FPGA的FIFO，状态机，乒乓操作等实现了异步UART。,The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.
使用verilog hdl实现16位的cpu设计
- 实现16位的cpu设计 内容使用verilog hdl实现，具体的实现步骤方法，都已经写到文档里面去了！,To achieve 16-bit design of the contents of the cpu using verilog hdl achieve, the specific methods to achieve these steps have already been written inside the document went to!
Quartus
- Quartus使用教程,个人觉得还比较不错。对本人的帮助还蛮大的-Quartus Tutorial use, personal feel that is still relatively good. I had quite a big help
使用VHDL语言实现74LS147功能
- 使用VHDL语言实现74LS147功能，简单易懂，方便学习与理解。-Use the VHDL language 74LS147 function, easy-to-understand, facilitate learning and understanding.
等精度数字频率计使用VERILO语言实现
- 等精度数字频率计使用VERILO语言实现，大家可以-To such precision digital frequency the meter use VERILO language, we can see
使用循环进行数组排序
- 利用labview编写程序： 4、使用循环进行数组排序 要求：可以多次操作，直到点退出按钮。 5. 产生一个3×3的整数随机数数组，随机数要在0到100之间，然后找出数组的鞍点，即该位置上的元素在该行上最大，在该列上最小，也可能没有鞍点。如下图所示: 要求：加上数组元素数设置以及redo按钮重新取值计算 -Labview programming: 4, using a loop array sorting requirements: multiple operati
LatticeECP3_SERDES_PCS_使用指南
- LatticeECP3 SERDES/PCS 使用指南(LatticeECP3 SERDES/PCS usage guide)
GTP-ip核使用
- 主要对GTP模块进行划分，主要对功能模块在中文描述(GTP module is mainly divided into the main function module described in Chinese)
design-IR-Verilog
- IR传感器使用Verilog语言编程，平台实在FPGA Cycle 4上实现(IR sensor using Verilog programming language, the platform is really FPGA Cycle 4 implementation)
FPGA开发工具使用
- FPGA开发工具使用，介绍quartus ii 软件的安装与使用，具体的操作步骤详细阐述(FPGA development tools, This paper introduces the installation and use of Quartus II software, and expounds the detailed operation procedures)
USB-Blaster用户使用手册完整版(2010年)
- USB-Blaster用户使用手册完整版(2010年)(USB-Blaster user manual full version (2010))
Alter官方FFT程序(使用Verilog编写)
- 其主要使用verilog编写fft程序主体，之后通过quartus和matlab实现对fft程序的测试，可以很好做到自动化验证(The main use of verilog prepared fft main program, and then achieved by quartus and matlab fft program testing, you can do a good job of automated verification)
Vivado使用教程
- 这是关于VIVADO的使用教程，对于初学者来说，非常有用(This is a tutorial on the use of VIVADO, for beginners, it is very useful)
quartus和modelsim中使用mif和hex文件1
- quartus和modelsim中使用mif和hex文件1(fpga modelsim mif hex)