CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 信道仿真

搜索资源列表

  1. multiple_pathanddopple

    0下载:
  2. 基于多径传输和多普勒频移的 瑞利(Rayleigh)信道的仿真 主要考虑不同条件下的仿真-Based on Multi-Drive transmission and Doppler frequency shift of the Rayleigh (Rayleigh) channel simulation main consideration different The simulation conditions
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:119303
    • 提供者:那锋
  1. fsm8051

    0下载:
  2. :首先介绍了DS--UWB系统的的发射与接收模型,然后分析了利用滑动相关法对信道进行估讣,并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1734
    • 提供者:季昀
  1. oc8051_defines

    1下载:
  2. :首先介绍了DS--UWB系统的的发射与接收模型,然后分析了利用滑动相关法对信道进行估讣,并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4646
    • 提供者:季昀
  1. pc

    0下载:
  2. :首先介绍了DS--UWB系统的的发射与接收模型,然后分析了利用滑动相关法对信道进行估讣,并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:951
    • 提供者:季昀
  1. kongbao2

    0下载:
  2. 信道传输中所需的TS码流仿真包,数字电视的类似信号格式,VHDL编写,简单明了,希望对大家有帮助-The desired channel transmission simulation package TS stream, similar signal formats of digital TV, VHDL written, clear and simple, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:990
    • 提供者:欧阳凯
  1. V35interface-communicate

    0下载:
  2. V.35接口与E1接口之间转换的基本原理,介绍了E1信道分时隙通信的基本过程,叙述了基于FPGA用VHDL和QuartusII来仿真本系统设计与实现的过程。-V.35 interface and E1 interface to convert between the basic principles of E1 channel introduces the basic process of communication sub-time slot, described by VHDL and FP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1322629
    • 提供者:汪涵
  1. BCH

    1下载:
  2. BCH 是纠错能力可控的纠错编码,是循环码的子类. 介绍了BCH 码的编码原理和设计方法,在特定信道和调制方式下对经过BCH 编码的系统进行仿真,分析BCH 码在特定信道下的编码增益.-BCH is error correction ability of controllable error correction coding, is a subclass of cyclic code. Introduces BCH code coding principle and design method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:258081
    • 提供者:周明新
  1. scr_20

    0下载:
  2. 完成20位并行数据的伪随机序列扰码,配合解码部分,提高数字信道的SNR。已经通过综合仿真,并正在具体项目中运行,未发现任何缺点。-Completion of the 20 data-parallel pseudo-random sequence scrambling code with the decoding part, improve the SNR of the digital channel. Through integrated simulation, and run specific
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:963
    • 提供者:lzl
  1. descr_20

    0下载:
  2. 完成20位并行数据的伪随机序列解码,配合扰码部分,提高数字信道的SNR。已经通过综合仿真,并正在具体项目中运行,未发现任何缺点。-Completion of the 20 pseudo-random sequence of parallel data decoding, with part of the scrambling code, and to improve the SNR of the digital channel. Through integrated simulation, an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:816
    • 提供者:lzl
  1. CHANNEL_ESTIMATION_PROJECT

    1下载:
  2. 基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来-Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:11803819
    • 提供者:lei
  1. RUILI

    0下载:
  2. 均匀相位的瑞利衰落信道matlab仿真程序,并附有详细注释-Uniform phase Rayleigh fading channel matlab simulation program, together with detailed notes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:10520
    • 提供者:潘斯琦
  1. matlab

    0下载:
  2. matlab中的无线信道仿真与实现。欢迎分享,分享快乐。-The wireless channel simulation and realization in matlab.Welcome to share, share the happiness.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4690
    • 提供者:风弦
  1. code

    0下载:
  2. 某数据传输系统,试图利用300-3400Hz的话音通 道进行载波传输,波形信道为加性高斯白噪声信道。 –采用线性传输,收发两端拟采用滚降系数0.5的根 号升余弦滤波,以解决采样点失真问题。 –以下仿真采用无记忆采样信道模型,其中受器件限 制,复基带采样点平均功率受限为1,复基带采样 点噪声功率为可调参量-A data transmission system, trying to use 300-3400Hz voice channel for carrier transmission, wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:9739
    • 提供者:王先生
搜珍网 www.dssz.com