CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 函数编程

搜索资源列表

  1. VHDL

    0下载:
  2. VHDL编程实例,使用的实例介绍了不少有用的函数。对初学者有帮助。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:169400
    • 提供者:fff
  1. firshuzilvboqi

    0下载:
  2. :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based FIR digital filter design and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:7439
    • 提供者:佘斌
  1. example8

    0下载:
  2. 本实验是点阵的汉字滚动程序,显示的一个汉字滚动程序。本例程中的汉字编码在word函数中,编码是一个“王”字。实验结果是汉字从左到右的滚动,其他的方式可以自行编程。 -This experiment is the Chinese character dot matrix rolling process, shows a Chinese rolling process. This routine in the word in the Chinese character coding function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:27103
    • 提供者:panda
  1. dds

    1下载:
  2. 本设计使用8051单片机ip核,并用VHDL语言设计DDS的各功能模块,利用顶层设计的思想组合成DDS(直接数字频率综合)函数信号发生器,并与单片机ip核的I/O口相连。编译完下载到可编程逻辑器件中(FPGA),实现相应的功能。该设计中使用的是LCD2004液晶显示。-dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2347
    • 提供者:kelas
  1. 0832_84

    0下载:
  2. 基于单片机的函数信号发生器,c语言编程,可产生幅度,频率可变的正弦波,方波,三角波,锯齿波-Microcontroller-based function generator, c programming language, can produce amplitude, variable frequency sine wave, square wave, triangle wave, sawtooth
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:66179
    • 提供者:关玉木
  1. FPGA-based-FIR-filter-implementation

    0下载:
  2. 基于FPGA的FIR滤波器的实现,提出一种采用现场可编程阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的方案。-FPGA-based FIR filter implementation using field programmable gate array is proposed device FPGA and using the window function method for linear FIR digital filter hardware circuit progr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:241393
    • 提供者:doujiang
  1. basics

    0下载:
  2. 函数化编程思想的应用。与微软F#类似。定义变量函数,利用已定义的进行编程实现功能
  3. 所属分类:VHDL编程

  1. PLI-example

    0下载:
  2. PLI是实现C程序和硬件语言,包括VHDL,verilog混合编程的接口规范,本例给出VC++环境示范例子,实现VERILOG可以调用C语言函数。-PLI is the specification to perform interface between C and HDL language. This example give a c function called by verilog!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:303750
    • 提供者:hanyu
搜珍网 www.dssz.com