搜索资源列表
一个8位处理器结构，源码分析
- 关于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试-on an eight processors, and source code, VHDL design, the test
freq_dev
- 一个完整的信号测试程序,对信号的各项指标进行完整的测试,并分析
comp_16
- 设计16位同步计数器 要求：（1）分析16位同步计数器结构和电路特点； （2）用硬件描述语言进行设计； （3）编写测试仿真并进行仿真。-Design 16-bit synchronous counter requirements: (1) analysis of the 16-bit synchronous counter and circuit characteristics (2) hardware descr iption language design (3) pre
87361039
- 于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试-An 8-bit processor in the analysis, and source code, VHDL language design and tested
qnr
- 量化取整的设计源代码及测试源代码，仿真结果图和分析-Quantify the source code to take the whole design and testing of source code, Simulation results and analysis
EDA2
- 学习数控分频器的设计、分析和测试方法。数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。-NC crossover study design, analysis and testing methods. NC divider function is that when the input given different input data, input th
TDvedynausermanual
- ve-DYNA® 为用户提供了车辆动力学、车辆非线性行为的可配置仿真模型。用户根据自己的工程问题选择合适的车型（轿车，货车，拖车）和适当的版本（低级，标准，高级）就能实现不同的应用。用户基于模型就能开发自己的控制算法或者部件，然后通过离线仿真和硬件在回路仿真来进行检验和验证。只需要进行鼠标键盘的操作，就可以对种种的动力学问题进行分析，比如悬架动力学，车辆动力性或操纵稳定性。这样 就 能够减少昂贵而且费时甚至是危险的实车试验。可以在无人监控的情况下完成整个的测试、优化和系统验证 。本文为v
EDA1
- 掌握Quartus II 的VHDL 文本设计的全过程； （2）熟练和掌握EDA设计流程；熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果。 （3）学习PH-1V型实验装置上发光二极管和按键的使用方法。 -Quartus II VHDL text grasp of the whole process of design (2) skilled and master the EDA design flow familiar with the simple combinat
DDRDDRIITest
- DDR&DDRII测试技术分析，来自安捷伦，有助于提高测试水平。-DDR & DDRII testing technical analysis, from Agilent to help increase test levels.
logic_analysis
- 逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬件电路工作时的逻辑电 平（高或低），存储后用图形的方式直观地表达出来，主要是方便用户在数字电路的调试中 观察输出的逻辑电平值。逻辑分析仪是电路开发中不可缺少的设备，通过它，可以迅速地定 位错误，解决问题，达到事半功倍的效果。如图 6.1 所示，一个逻辑分析的基本功能架构主 要包括数据采样、触发控制、数据存储和现实控制四大部分。 -Logic analyzer is an oscilloscope waveform simil
HDL-DE-KE-ZHONGHE-JIANJIE
- 分析：制定规范 设计：状态图，真值表，编写代码。 验证：证明电路的正确性。仿真和形式化验 证。 综合：高层次到低层次转换。生成网表 测试：发现废品。生成测试向量-Analysis: norm design: state diagram, truth table, write the code. Authentication: proof of the c
sdr
- 全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法， 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计
Digital-IF-Receiver-Based-on-FPGA
- 基于FPGA的数字中频接收机设计与实现。近年来雷达行业提出了软件雷达的概念，数字技术在雷达中的广泛应用已成为一种必然趋势。现代雷达系统对接收机提出了更高的要求，数字接收机技术已成为实现高精度宽带雷达接收系统的一种有效途径。研究了数字接收机的相关理论和技术，介绍了数字下变频，数控振荡器、级联积分梳状滤波器和抽取。给出了一种基于FPGA的数字中频接收机实现方案，进行了分析和仿真，给出了测试结果-Design and Implementation of Digital IF Receiver Base
Modelsim-functional-simulation
- 介绍了Model Technology 公司的Modelsim XE II v5.6e的主要结构、属性设置、Modelsim XE II v5.6e与ISE5.2的软件接口，测试激励文件的建立以及Modelsim仿真分析方法。Altera公司QuartusII3.0仿真器(Simulator) 的主要结构、属性设置以及仿真分析方法。 -Introduced the Model Technology Modelsim XE II v5.6e company' s main struct
verilog
- 题目在压缩包中,如：设计4 位超前进位加法器。并给出测试模块和测试分析结 果。 -topic in the packet
DIF_FFT
- 测试高级分析。使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。-For Measurement
All-DigitalQPSK-Demodulator
- Altem公司quartus II 8．1开发环境下，完成了中频全数字解调器的FPGA实现，并对数 字下变频、载波同步、位同步等解调器的核心模块设计进行了详细的分析和说明，给出 了实现框图和仿真波形。同时在本设计中应用了Altera公司的NiosII软核处理器技术， 用于载波的大频偏校正和解调器各个部分的监测和控制。最后给出了QPSK中频全数字 解调器关键性能指标的测试方法和测试结果，测试结果表明本设计达到了预期的性能指 标要求。-The Algorithm is con
verilogdiv_3_5_7
- verilog写的奇数分频，适合初学的同学分析，容易上手，已测试。-verilog to write the odd divider, suitable for beginner students, easy to use, have been tested.
FPGA-based-multi-Divider
- 分频器是指使输出信号频率为输入信号频率1/N的电子电路,N是分频系数。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。 本文当中，在分析研究和总结了分频技术的发展趋势的基础上，以实用、可靠、经济等设计原则为目标，介绍了基于FPGA的多种分频器的设计思路和实现方法。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusⅡ工具软件环境下
FILTER
- 一个工作频率（采样频率）100M的，截止频率10M的FIR滤波器，一共是108阶。 一共四个文件，滤波器的实现文件FILTER.v，测试平台FILTER_TB，matlab生成测试向量，和matlab读取输出数据分析。 经过了测试，是可用的-A working frequency (sampling frequency) 100M, cutoff frequency 10M FIR filter, a total of 108 bands. A total of four documen