CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 分析表

搜索资源列表

  1. vote

    0下载:
  2. 当表决器的七个输入变量中有4个以上(含4个)为“1”时,则表决器输出为“1”;否则为“0”。分析七人表决器全加结果CBA(从高位到低位)中的八种情况:000-111,输出为“1”的量为100-111, 根据这种真值表用卡诺图化简可得出最简逻辑表达示为OUT=C,即全加结果最高位决定了结果。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:655140
    • 提供者:落晨
  1. HDL-DE-KE-ZHONGHE-JIANJIE

    0下载:
  2. 分析:制定规范 􀁺 设计:状态图,真值表,编写代码。 􀁺 验证:证明电路的正确性。仿真和形式化验 证。 􀁺 综合:高层次到低层次转换。生成网表 􀁺 测试:发现废品。生成测试向量-Analysis: norm 􀁺 design: state diagram, truth table, write the code. 􀁺 Authentication: proof of the c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:201037
    • 提供者:zhujizhen
  1. scope_new

    0下载:
  2. 本实验,为 ZX-2 开发板的综合实验,该实验利用 ZX-2 开发板上的 ADC、独 立按键、 UART 等外设, 搭建了一个具备丰富功能的数据采集卡, ZX-2 开发板负 责进行数据的采集并将数据通过串口发送到 PC 机上, PC 端,利用强大的串口调 试工具——串口猎人,来实现数据的接收分析,并将数据分别以波形、码表、柱 状图的形式动态显示出来,以让使用者能够直观的看到 ADC 采集到的信号细节。 同时,用户也可以使用串口猎人通过串口给下位机( FPGA) 发送指令,下位
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:24395805
    • 提供者:啧啧啧
搜珍网 www.dssz.com