搜索资源列表
LED.VHDL
- LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序-LED control procedures and VHDL simulation briefed on the use of FPGA LED static and dynamic significantly the figures show clock control procedures
byvhdstopwatchl
- 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计，存储器设计，存储回放显示设计）-1. High-precision digital stopwatch (0.01 seconds vhdl la
zyj
- 包含了电子时钟的主要功能,输入CLK为1KHZ,输出为动态扫描8段CLD显示.有闹铃,正点报时,时间调整.调整时能够闪烁显示.本时钟为24小时制.课程设计优秀通过.运行平台:MAX+PLUS2.
myled4
- 四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL
LEDVHDL
- 8.2 LED控制VHDL程序与仿真 本节分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序。 1. 例1：FPGA驱动LED静态显示 --文件名：decoder.vhd。 --功能：译码输出模块，LED为共阳接法。 --最后修改日期：2004.3.24。 -8.2 LED control and simulation of VHDL procedures introduced in this section of the LED using FPGA st
zidongpinlv
- 4位自动换挡数字频率计设计 1、 由一个4位十进制数码管（含小数点）显示结果； 2、 测量范围为1Hz~9999KHz； 3、 能自动根据7位十进制的结果，自动选择有效数据的高4位进行动态显示（即量程自动转换），小数点表示是千位，即KHz； 4、 为检测设计正确与否，应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。 -4 automatic transmission design a digital frequency meter, by a 4
peter
- 七段数码管时钟动态显示 可显示 分秒时、并可以进行时分秒的加减设置-FUCK
miaobiao
- 用动态扫描方法和定时器1在数码管的前三位显示出秒表， 精确到1 秒，即最后一位显示1 秒，一直循环下去 设时钟频率为12M-With dynamic scanning method and Timer 1 in the top three shows digital stopwatch, accurate to 1 of the second and final one shows 1 seconds, the clock has been set down cycle freque
51-clock
- 以8951单片机为主的时钟系统，包含动态led显示，按键-To 8951 microcontroller based clock system, including dynamic led display, 4 × 4 button
7numLEDshow
- 用于七段数码管的动态显示控制，其中利用时钟的选择与计数可以在数码管上显示八个数据-Dynamic for seven segment LED display control, the use of the clock selection and count can be displayed on the digital tube eight data
Electronic-clock-simulation
- 1、LCD显示“时钟”样式，时针、分针、秒针显示实时时间； 2、LCD显示“数字钟”样式，动态显示年、月、日、时、分、秒； 3、显示时间可以修改并使“时钟”与“数字钟”保持一致； 4、LCD下方动态显示小组成员姓名、学号等个人信息。 -1, the LCD displays "clock" style, hour, minute, second hand, displays real time LCD display digital clock style, dynamic
LCD
- verilog实现的在1602LCD上实现的时钟计数器，可以显示一个电话号码和动态时钟，在EP2C8上测试过-verilog achieve 1602LCD on the clock counter, you can display a phone number, and dynamic clock, tested on the EP2C8
di4
- 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。 显
wu2
- 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。
shumaguandongtai
- VHDL的动态扫描显示六个数码管，包含分频代码产生25kHz的扫描信号作为时钟。-VHDL dynamic scanning display six digital tube contains 25kHz scanning signal is generated as a clock divider code.
counter
- 将50MHz时钟信号分频为1Hz,对1Hz方波信号进行计数，并利用4连体数码管进行动态显示-50MHz clock signal at a frequency of 1Hz, to count the 1 Hz square wave signal, and using 4 Siamese digital tube dynamic display
FPGA--SDRAM
- SDRAM:Synchronous Dynamic Random Access Memory- 同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。
EP2C8-2010_FPGA
- EP2C208C8 FPGA开发源代码（芯蓝C8板） turn_on_led 点亮LED sw_led 拨动开关控制LED rider_led 跑马灯 water_led 流水灯 key_led_without_debounce 轻触开关控制LED，无按键去抖 key_led_with_debounce 轻触开关控制LED，有按键去抖 seg7x8_dynamic_disp 七段数码管动态显示 matrixKeyb
code1
- 实现50MHz时钟分频，点亮fpga开发板的led灯，并且让数码管动态显示电子计时-Implementation of 50MHz clock frequency, the LED lights FPGA development board, and make digital tube dynamic display of electronic timing
Example4
- 一款基于FPGA的数码显示译码器的小程序，定义动态扫描时钟信号，定义四位输入信号，检测时钟上升沿，计数器dount累加。-An FPGA-based digital display decoder small program, define dynamic scan clock signal, the definition of four input signals, detects the rising edge of the clock, the counter dount accumula