CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 参数计算

搜索资源列表

  1. firshuzilvboqi

    0下载:
  2. :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based FIR digital filter design and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:7439
    • 提供者:佘斌
  1. suoxianghuan

    0下载:
  2. 这是一款计算锁相环参数的软件,附有源程序-This is a phase-locked loop parameters for the calculation software, with source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:869014
    • 提供者:刘溶
  1. FPGArealiztionofdigitalsignalprocessing

    0下载:
  2. 数字信号处理FPGA实现 实用程序和文件,有sine.exe ---输入宽度。输出对应的正弦波表 mif文件 csd.exe --- 寻找整数和分数的标准有符号数字量(canonical signed digit ,CSD)表达式程序 fpinv.exe --- 倒数计算浮点数表的程序 dagen.exe ---分布式算法文件生成HDL" onclick="tagshow(event)" class="t_tag">VHD
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-06
    • 文件大小:260196
    • 提供者:kevin
  1. maichongbbbb

    0下载:
  2. 学习利用集成逻辑门、555定时器设计脉冲信号产生电路;掌握影响脉冲波形参数的定时元件参数的计算方法;学习脉冲波形整形和分频方法 -Learning to use the integrated logic gate, 555 timer pulse signal generation circuit design control parameters affect the timing pulse device parameters is calculated study pulse sh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:169756
    • 提供者:徐彬
  1. digital-quadrature-down-converter

    2下载:
  2. 基于FPGA的数字正交下变频器设计,在ALTERA的DE2开发板上设计一个多相滤波结构数字正交变换器。其中多相滤波模块是最关键模块,该模块将64阶滤波器的系数分成奇偶两路,并通过VHDL常数的方式存储在模块内部。这些常数是通过在MATLAB中调用FDATool,根据滤波器的参数要求来生成的。这些浮点格式的滤波器系数还需要在MATLAB中计算成二进制补码的形式,才可以存储在模块中。-FPGA-based digital quadrature down-converter design, ALTER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:7411722
    • 提供者:joey
  1. Chebyshev-filter

    0下载:
  2. 主要介绍切比雪夫滤波器参数的计算,其主要特点是误差值在规定频段上等波纹变化-Introduces Chebyshev filter parameter calculation, the main feature is the error value in the upper band ripple requirement changes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:31157
    • 提供者:刘伟
  1. UART_verilog

    0下载:
  2. 带波特率发生器的FPGA_UART串口通信代码,使用ISE10.1综合应用过,通过计算调整两个参数baud_frequcy,baud_limit可适用于多种波特率下的UART传输-With a baud rate generator FPGA_UART serial communication code, use ISE10.1 integrated application before, by calculating the adjusted two parameters baud_frequ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:374164
    • 提供者:rick lee
  1. The-FPGA-high-speed-data-acquisition

    0下载:
  2. 摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技 术参数、内部结构和工作原理,I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采 集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流,实时性要求高,充分利用FPGA 的并行处理能力,对输入信号实行同时采样、分时进行A/D转换,通过在FPGA片上构建的DRAM 进行数据的快速传输。FPGA在系统中承担了较多的实时任务,使DSP芯片TMS32
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:87801
    • 提供者:刘恒
  1. odd_division

    0下载:
  2. 实现了时钟奇数(11)分频器,其它奇数分频只要重新计算div1和div2参数就行了。-Realize the clock odd (11) frequency divider, other odd frequency division as long as recount div1 and div2 parameters will do.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:31089
    • 提供者:张明涛
  1. FFTSim.m

    0下载:
  2. 仿真FFT参数对采用FFT算法分析信号频谱的影响。产生频率分别为2Hz,2.05Hz的正弦波合成信号,采样 频率=10Hz。根据(8-8)式,要实现分辨两个单频信号的目的,DFT的序列长度必须满足 。分别仿真3种 情况下的FFT变换:1)取 的128点数据,计算FFT;2)将128点 以补零的方式加长到512点,计算FFT; 3)取512点 ,计算FFT-fft simulation matlab
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:858
    • 提供者:孙范瑞
  1. FIR

    0下载:
  2. fir数字滤波器,VHDL语言编程,先通过MATLAB计算得到参数。-fir digital filter VHDL language programming, first obtained by MATLAB calculated parameters.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:945935
    • 提供者:jinhong
  1. spectrum_system_back

    0下载:
  2. 完成对干涉数据光谱反演的一系列操作:FFT及相位对齐参数的计算。-Completion of the interference spectrum inversion of the data series of operations: FFT and phase alignment parameter calculations.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:11235
    • 提供者:zhanglei
  1. BUJINDIANJI

    0下载:
  2. 考虑单片机资源以及实际工作需要,—般在255个加速台阶内完成达到最高速度的启动、加速全过程,而当实际需要的(最高)速度随每次的执行任务情况变化而改变时,我们在程序设计上就按照工作对象的最高速度计算参数表,在每次启动电机运行前恨据需要行走总步数换算出最高加速台阶数量,基本上按照三个1/3的办法去换算,即1/3的行走步数用于加速,1/3用于保持高速运行,1/3完成从高速到低速的降速停止,实现自动调速。根据实际需要也可以用2/5-1/5-2/5方案调速,使电机完成总步数的时间更短一些,也有时为了保证电
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11327211
    • 提供者:申彦磊
搜珍网 www.dssz.com