搜索资源列表
my_fifo_vhdl
- XILINX的FPGA实现的双口ram源码，可作为dsp\\SDRAM和pci桥接作用，可直接使用，实际工程通过。-XILINX FPGA Implementation of the dual-port ram source, as dsp \\ SDRAM and pci bridge, and can be used directly, through practical projects.
dual_port_ram
- 实现双口ram的读写功能，并含有测试文件，已经经过方针验证，很好用的-the writing and reading to the dual port ram ,good
ram
- 一个用VHDL语言编写的双端口存储器程序，可下载在FPGA中使用-Written in VHDL language using a dual-port memory program can be downloaded in the FPGA using
VHDL
- 双口RAM模块源代码（VHDL）,用于开发FPGA的双口RAM，可以直接下载到工程中使用。-Dual-port RAM module source code (VHDL), for the development of FPGA' s dual-port RAM, can be directly downloaded to the project use.
m_encoder
- 将写入的数据用曼彻斯特码格式从meout口输出，所需内部存储单元可根据所使用不同的FPGA类型由相应的编译软件产生所需双端口RAM模块-The data will be written by Manchester code format from meout port output, the required internal storage unit can be used according to the different types of FPGA Compiler software f
equivalent_sample
- 基于FPGA的等效采样系统设计，包含状态机设计，双口ram使用方法，分频设计等-FPGA-based equivalent sampling system design, including the state machine design, dual-port ram usage, frequency design
Abus_fifo_ram_V1
- 该模块是基于verilog语言编写的双口ram模块，可将该该模块作为缓存模块使用-surpost ram write/read
ram
- 利用verilog实现的双口RAM。文件包含工程文件，仿真文件，使用方便。-Using verilog implementation of dual-port RAM. File contains the project files, simulation files, easy to use.
ram
- 双口RAM，实现数据的缓冲，能够使数据有序收发，实现数据的交互，同时，可以作为大容量ram使用，把需要的数据有序存起来以备其他使用-Data buffer, to enable orderly send and receive data, interaction data, while the ram can be used as a high-capacity, the need for orderly storage of data to use it for other，Data buff
asyncfifo
- 异步fifo，使用双端口RAM作为memory-asynchronous fifo
ram_2
- 简易双口ram，使用两个ram ip core，一个写的同时另一个读，并且包含按键使能和数码管以及流水灯显示-Simple dual-port ram, two ram the ip core, a write while another read, and contains buttons to enable digital pipe and the water light show
DUAL-PORT-RAM
- vhdl使用双口RAM，工程编译通过。编译工具QUARTUS 9.0。-vhdl using the dual-port RAM, compiled by engineering.
PCI9054
- PCI总线芯片PCI9054本地总线的FPGA控制逻辑。 硬件架构为PCI9054+双口RAM+FPGA。 使用USERo清中断。 该逻辑以在项目中应用。-PCI bus FPGA chip PCI9054 local bus control logic. Hardware architecture PCI9054+ dual-port RAM+ FPGA. Use USERo clear interrupts. The logic to apply in the pro
vga-with-double-port-ram
- fpga 读写双端口ram并使用VGA进行显示，基于de2-115-vga with read and write double port ram
Verilog2
- 在这次程序中只在ROM中存储了一些随机的数，因此显示出来是一些小方格，如果ROM做的更大，完全可以存储一幅图像，显示在LCD中。 不过由于由于用ROM做为显存，每次只能显示一幅静态的图像，而且没有加入字符库，不能显示字符，在下次的文章中，我将使用双口RAM，加上Nios II处理器，这样可以方便的显示各种字符。-My study term ，wish you like
Synchronous-FIFO
- FIFO是英文FIRST-IN-FIRST-OUT的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便，但是缺点是只能顺序读写数据，其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的，根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of the English FIRST-IN-FIRST-OUT,
Sunhaibo
- ＰＣＩ9054的读写，其中包括双口ＲＡＭ，以及寄存器的使用-PCI9054 read and write, which includes dual port RAM, as well as the use of registers
dual_ram
- 在ISE中测试双端口RAM的源码，结合DDS可以通过Isim仿真直接测试RAM IP核的使用是否正常。-Dual-port RAM test source code in ISE, the binding DDS RAM IP core can be directly tested whether the use of the normal simulation.