CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 双向传输数据

搜索资源列表

  1. ps2

    0下载:
  2. PS/2通讯协议是一种双向同步串行通讯协议。通讯的两端通过Clock(时钟脚)同步,并通过Data(数据脚)交换数据。任何一方如果想抑制另外一方通讯时,只需要把Clock(时钟脚)拉到低电平。一般两设备间传输数据的最大时钟频率是33kHz,大多数PS/2设备工作在10~20kHz。推荐值在15kHz左右,也就是说,Clock(时钟脚)高、低电平的持续时间都为40μs。每一数据帧包含11~12个位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:910
    • 提供者:程银洲
  1. UART

    0下载:
  2.  UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中,UART用来与PC进行通信,包括与监控调试器和其它器件,如EEPROM通信。-UART is a universal serial data bus for asynchronous communication. The two-way communication bus, can achieve full-duplex transmit and receive. In embedded d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1412
    • 提供者:xihonsho
  1. COFDMFPGA

    1下载:
  2. TDD双向无线移动传输系统是在整合最新4G技术、LTE技术优势的基础上,自主研发设计的最新一代高速无线网络数据传输设备,能够在“高速运动中”、“非视距条件下”实现高速实时双向传输。TDD双向无线移动传输系统为满足多个移动远端与主控端之间的双向宽带多媒体和数据通信需求而设计,是运动中综合业务如语音、数据、高质量图像双向传输的最佳选择。传输性能指标达到国际领先,适合无线环境复杂、覆盖范围大、通信质量有保障的特定行业应用。-no
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1912096
    • 提供者:刘金华
  1. I2C

    0下载:
  2. 语言:verilog 功能:用Verilog HDL编写的I2C主机串行通信的程序。两条总线线路:一条串行数据线 SDA, 一条串行时钟线 SCL;串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s,快速模式下可达 400kbit/s ,高速模式下可达 3.4Mbit/s;在数据传输过程中,当时钟线为高电平时,数据线必须保持稳定。如果时钟线为高电平时数据线电平发生变化,会被认为是控制信号。 仿真工具:modelsim 综合工具:quartus -Language:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:8160
    • 提供者:huangjiaju
  1. uart_16550

    0下载:
  2. UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中,UART用来与PC进行通信,包括与监控调试器和其它器件,如EEPROM通信。-A UART that is compatible with the industry standard 16550D includes wrappers for the Wishbone and AMBA APB busses
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:245074
    • 提供者:zhaohaiting
  1. wishbone

    0下载:
  2. Wishbone规范具有如下特点:简单、紧凑,需要很少的逻辑门 完整的普通数据据传输总线协议,包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian),接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议,允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:12751
    • 提供者:程浩武
  1. SPI_slave

    0下载:
  2. spi的从机模式,实现数据的双向传输,本人用来传输aes数据-spi slave mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1390
    • 提供者:骆钦榕
  1. spi

    0下载:
  2. spi的从机模式,实现数据双向传输,本人用于aes机密模块的数据传输-spi slave mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1719
    • 提供者:骆钦榕
  1. baud_gen

    0下载:
  2. Uart是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中。其中本代码为UART的波特率产生代码。-Uart is a universal serial data bus, used for asynchronous communication. The bus bidirectional communication, can realize the full duplex transmission and reception. In embedded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:688
    • 提供者:方仔
搜珍网 www.dssz.com