CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 启动代码

搜索资源列表

  1. AUTO_START

    1下载:
  2. verilog 编写的代码 方便使用 能自启动的七进制计数器-verilog code written in easy to use can be self-starting of the seven binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1202
    • 提供者:文一左
  1. SOTP_BIKE_OS

    0下载:
  2. 停车控制系统代码,实现启动触发控制,伺服马达定位控制。-Parking control system code and achieve start trigger control, servo motor positioning control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4519
    • 提供者:Light
  1. sim_tb_top

    0下载:
  2. DDR2用软件自动生成的启动代码,是使用不可少的~-DDR2 start automatically generated by software code, is the use of essential ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4367
    • 提供者:徐翔
  1. Based-on-the-ARM-embedded-system

    1下载:
  2. 基于ARM的嵌入式系统,涉及到软件设计的启动代码、实时操作系统、链接定位和调试技术.rar-ARM-based embedded system software design involves the startup code, real-time operating system, links to locate and debug technology. Rar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:671345
    • 提供者:roc
  1. verilog_xiyiji

    0下载:
  2. 为Verilog Hdl 代码实现自动洗衣机启动,复位,水洗,排水,脱水,等功能,并能显示洗衣机的工作状态-Code for the Verilog Hdl automatic washing machine start, reset, washing, drainage, dewatering, and other functions, and can display the working status of washing machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:178354
    • 提供者:张树威
  1. VHDLreportoftrafficlight.wps.tar

    0下载:
  2. 该代码通过时钟,状态循环控制及显示模块实现了对于两相邻十字路口交通灯到控制,同时包含了对于两路口交通灯延时启动,以及人行道情况的考虑-The code of the clock, cycle control and display module status achieved for the two adjacent intersections to control traffic lights,and includes traffic light intersection for the tw
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:748159
    • 提供者:
  1. advanced_boot_copier

    0下载:
  2. ALTERA的FPGA多映像启动代码,可以解决FPGA多核烧写及启动问题,注释很详细。-The multi-image ALTERA FPGA startup code, multicore programming and FPGA can solve the problem started, very detailed notes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:11095
    • 提供者:谭松清
  1. ex3

    0下载:
  2. FPGA控制的电机驱动VHDL代码,可实现正转,反转,启动,停止。并可以实现PWM调速。代码中预留了控制接口,可方便完成上述功能的实现。- The code is for driver based on FPGA. It can realize the function of start, stop, speed adjust.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:400714
    • 提供者:zhuang
  1. module-dapeng

    0下载:
  2. 本代码基于FPGA实现了计时范围:00’00”00 ~ 59’59”99,显示的最长时间为59分59 秒的功能。数字秒表的计时精度是10ms。显示工作方式:a、用八位数码管显示读数 b、用两个按钮开关(一个按钮使秒表复位,另一个按钮控制秒表的启动/暂停)-This code based on FPGA to realize the timing range: 00 00 00 ~ 59 59 "99," according to the function of the maximum
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4428
    • 提供者:董婷
  1. Atlys_Demo_BIST_Clean

    0下载:
  2. 用于atlys—spartan-6板子的自测的一个样本代码.以便板子启动-A sample code for atlys board self-test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:20959138
    • 提供者:王炎杰
  1. C430

    0下载:
  2. 芯视清C4-30开发板的自检启动代码,里面有Audio_wm,DDR,LCD,PS2,VGA,等多个端口的自检程序-Core visual C4-30 development board self start code, which has Audio_wm, DDR, LCD, PS2, VGA, and many other self inspection procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:582656
    • 提供者: 程竹
搜珍网 www.dssz.com