CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 多功能数字时钟

搜索资源列表

  1. time

    0下载:
  2. 多功能数字时钟设计的源程序,可以实现计时\\闹钟\\鸣笛等基本功能.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:223986
    • 提供者:HY
  1. digital_clk

    0下载:
  2. 该工程的主要功能是由VHDL语言实现多功能数字电子时钟-The project s main function is to achieve by the VHDL language multifunction digital electronic clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:497614
    • 提供者:问路人
  1. verilog

    0下载:
  2. 多功能数字时钟的verilog语言描述,基于quarters II平台-Multifunction digital clock verilog language descr iption of quarters II-based platforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:7303
    • 提供者:lvlv
  1. clock

    0下载:
  2. 基于fpga的多功能数字时钟的实现,已经编译过了,绝对可行-fpga-baseed clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1159
    • 提供者:陈羽
  1. Digital6Counter

    0下载:
  2. 多功能数字时钟 功能齐全 vhdl fp-Multi-functional digital clock vhdl fpaa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:385932
    • 提供者:zhou
  1. digital

    0下载:
  2. 多功能数字钟的VHDL源代码。多功能数字钟具有的功能:显示时-分-秒、整点报时、小时和分钟可调等基本功能。钟表的工作是在1Hz信号的作用下进行,每来一个时钟信号,秒增加1秒,当秒从59秒跳转到00秒时,分钟增加1分,同时当分钟从59分跳转到00分时,小时增加1小时。-Multifunction digital clock VHDL source code. Multi-function digital clock with functions: display- minutes- seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1615
    • 提供者:王唐小菲
  1. EDAshuzishizhong

    0下载:
  2. 多功能数字时钟课程设计可用的,含手动校时电路,整点报时电路。报时长短需要自己设置程序-digital clock decode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:824
    • 提供者:郝军
  1. 2

    0下载:
  2. Verilog多功能数字时钟,是一个可在开发板上实现的时钟程序,不仅可以做为时钟用,还另外加了个跑秒的功能.-Verilog multifunction digital clock is a clock in the development process to achieve the board, not only can be used as the clock use, but also other added a second run features.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2767
    • 提供者:吕恋恋
  1. multifunction-digital-clock

    0下载:
  2. EDA课程设计多功能数字时钟的设计程序源码,在Cyclone II上验证成功!-EDA curriculum design process multifunction digital clock source, the Cyclone II verify success!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:102937
    • 提供者:lwqq
  1. clock

    0下载:
  2. 基于fapa应用verilog语言实现多功能数字时钟-Verilog language based fapa application multifunction digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:491538
    • 提供者:刘全义
  1. clock

    1下载:
  2. 基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧-VHDL hardware descr iption language based on multi-functional digital clock design ideas and techniques
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1128563
    • 提供者:lsc
  1. beep_key

    0下载:
  2. 基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧-VHDL hardware descr iption language based on multi-functional digital clock design ideas and techniques
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:463404
    • 提供者:lsc
  1. clock

    0下载:
  2. 多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能多功能数字时钟 可报时 调整时间-Multi-functional digital clock timekeeping adjustment time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:355145
    • 提供者:yuhui
  1. Multi-functional-digital-clock

    0下载:
  2. 多功能数字时钟 时钟显示 手动计时 整点报时-Multi-functional digital clock Clock display Manual timing Hourly Chime
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:368861
    • 提供者:lee
  1. CLOCK2011

    0下载:
  2. 基于VHDL的多功能数字时钟,就有闹时定时功能-VHDL CLock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2748
    • 提供者:wangxun
  1. clk

    1下载:
  2. 通过Verilog HDL实现多功能数字时钟 开发基于FPGA DE0-Verilog HDL Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:15538
    • 提供者:左帅
  1. FPGA-digital-clock-design

    0下载:
  2. 这是基于FPGA的多功能数字时钟设计。是一篇论文,看看吧。-This is the design of FPGA-based multi-function digital clock. A paper, look at it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:496154
    • 提供者:俞佳慧
  1. clock

    0下载:
  2. 在Quartus II环境下开发了一个多功能数字时钟,是一个完整的工程,包含仿真和编程下载文件。-In Quartus II environment developed a multi-function digital clock, is a complete project, including the simulation and programming download files.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:510108
    • 提供者:
  1. multi-function-digital-clock

    0下载:
  2. 基于fpga的多功能数字时钟设计,有预设和报警功能-Fpga-based design of multi-function digital clock, presets and alarm functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:557677
    • 提供者:凌应龙
  1. kcsj

    0下载:
  2. 利用Verilog层次化设计的多功能数字时钟,可以调时,设置闹钟,仿广播台整点报时(The use of Verilog hierarchical design of multi-functional digital clock, you can set the alarm clock, similar to the broadcast station, the whole point of time)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:956416
    • 提供者:SEEC
« 12 »
搜珍网 www.dssz.com