CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 多模型

搜索资源列表

  1. vending_machine

    0下载:
  2. 自动售货机模型,可以设置商品价钱及数量。0.5元及1元投币。可以返回最多1.5元。-Vending machine model, can set the price and quantity of goods. 0.5 yuan and 1 yuan coin. Can return a maximum of 1.5 per head.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:324281
    • 提供者:lijiang
  1. a

    0下载:
  2. 多路复用信号产生电路的建模与VHDL设计 时分多路 原理 模型 模块建模-Multiplexed signal generation circuit modeling and design of time-division multiplexing principle VHDL model modeling module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:189161
    • 提供者:
  1. Digital

    0下载:
  2. 与数字预失真相关的论文,包括数字预失真理论与算法实现,宽带功率放大器非线性_行为模型与数字预失真系统研究,射频数字预失真器设计与实现,多阶调制自适应数字预失真算法的研究与改进,基于FPGA的射频功放数字预失真器设计,数字预失真短波功率放大器线性化研究,宽带通信系统中功率放大器的数字预失真技术研究,数字预失真参数提取技术及硬件实现,数字预失真技术在RoF系统中应用研究,WCDMA直放站系统中数字预失真技术的设计与实现,基于IMT_Advanced收发系统的数字预失真硬件平台设计-And digit
  3. 所属分类:VHDL编程

    • 发布日期:2018-04-18
    • 文件大小:49809076
    • 提供者:lyy
  1. RSIC_CPU2

    0下载:
  2. 这是一个用verilog编写的RSIC CPU模型,几个必要的模块都已经齐全,有兴趣的可以再完善更多的功能-This is a verilog written RSIC CPU model, several necessary modules are already complete, are interested in more features can be further improved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:237570
    • 提供者:宇龙
  1. IIR

    0下载:
  2. 急于IIR的多相滤波器设计,很好的诠释了多相滤波器在信道模型中的应用-The eager IIR polyphase filter design, interpretation of the polyphase filter in the channel model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:273467
    • 提供者:闫城
搜珍网 www.dssz.com