CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 实习

搜索资源列表

  1. SSMS

    0下载:
  2. 汇编实习作业汇编语言实现的学生信息管理系统
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2109
    • 提供者:刘海
  1. vhdl

    0下载:
  2. 数字密码锁的设计 这是本人一周实习 实现的,完全正确,请放心!-vhdl sheji
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6692
    • 提供者:马生
  1. SEG

    0下载:
  2. 7段译码器 吉林大学短学期CPLD实习程序 通过四位拨码开关进行编码,让硬件电路将编码转换成对应的七段码,并将七段码送至数码管进行显示,其中该电路能够输出0到F的16个字符-7 decoder CPLD Jilin University internship program through short-term four DIP switch coded, so that hardware will be encoded into the corresponding seven-segmen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:101132
    • 提供者:吴琦轩
  1. count

    1下载:
  2. 吉大短学期CPLD实习程序 可逆10 进制计数器,用1 位拨码开关进行加减控制:输入为0 时进行加计数,当输入为1 时进行减计数;用1 位拨码开关进行同步清零控制:输入为0 时清零,输入为1时正常计数。计数结果用数码管显示-Chittagong short term internship program CPLD reversible binary counter 10, with an addition and subtraction DIP switch control: when th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-10-14
    • 文件大小:139264
    • 提供者:吴琦轩
  1. key

    0下载:
  2. 吉大短学期CPLD实习程序 利用状态机合理的完成了按键去抖的工作,利用EP1C240C8搭建起来的硬件电路能够按照设计者的思路正常工作按照需要的完成了去抖的任务-Chittagong short term internship program CPLD reasonable use of state machine to complete the work of the keys to the shaking, the use of hardware circuits EP1C240C8 b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:65885
    • 提供者:吴琦轩
  1. qiangdaqi

    0下载:
  2. 吉大短学期CPLD实习程序 设计一个 4 路抢答器,当按下抢答键开始抢答,设置 4 个按键作为 4 路抢答开关,4 个LED 作为抢答显示,一旦抢答成功,蜂鸣器发声,与抢答开关对应的 LED 亮 -Chittagong short term internship program CPLD design a 4-way Responder, Responder to start when you press the answer in, set the four keys as the a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:188508
    • 提供者:吴琦轩
  1. LEDdianzhenxianshi

    0下载:
  2. 吉大短学期CPLD实习程序 能够完成汉字的循环显示,显示的速度能够通过时钟信号加以控制。 在16×16 LED 点阵上显示汉字-Chittagong short term internship program CPLD to complete the cycle of Chinese characters display, the display speed can be controlled by the clock signal. In the 16 × 16 LED dot mat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:148305
    • 提供者:吴琦轩
  1. nios2net

    0下载:
  2. nios2实习的网络通讯,基于dm9000a芯片。在de2-70开发版上实习,内部附有所以源码,nios的源码放在software文件夹下面。-nios2 internship network communications based on dm9000a chip. Version of the de2-70 on the practical development of the internal source with it, nios software folder on the sour
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1815443
    • 提供者:einstein
  1. MAXPLUS_II

    0下载:
  2. maxplus设计电子时钟,电工电子实习专用-maxplus design electronic clock, electrical and electronic practice-specific
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:290421
    • 提供者:wcg
  1. shu_jia

    0下载:
  2. 点菜系统的一个vhdl,是学校的实习来的~欢迎加载-points recalculated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1126
    • 提供者:cai
  1. EDA-Cont-LED-201006

    0下载:
  2. FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制,FPGA译码-FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:304738
    • 提供者:云平
搜珍网 www.dssz.com