CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 实现串口

搜索资源列表

  1. SPI串口的内核实现spicore

    0下载:
  2. SPI串口的内核实现spicore SPI串口的内核实现spicore-SPI string mouth essence realizes spicore the SPI string mouth essence to realize spicore the SPI string mouth essence to realize spicore
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6704
    • 提供者:lfq
  1. RS232串口通信协议

    0下载:
  2. RS232串口通信协议,verilog实现,通过FPGA完全调通。,RS232 serial communication protocol, verilog achieved entirely through the FPGA transfer pass.
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-25
    • 文件大小:3536
    • 提供者:dingsheng
  1. FPGACOM.rar

    1下载:
  2. FPGA编程实现串口通信,源代码全。包括仿真程序。,FPGA programming serial communications, the entire source code. Including the simulation program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1270
    • 提供者:duncan
  1. vhdl.rar

    0下载:
  2. 一个很好用的串口的VHDL实现。。quartus2编译通过,Serial port with a very good realization of VHDL. . quartus2 compiled through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:4212
    • 提供者:hehe520
  1. serial

    0下载:
  2. VHDL实现串口控制逻辑源代码,包括各个模块的具体实现和元件例化-Serial control logic to achieve VHDL source code, including various modules and components to achieve the specific cases of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:539099
    • 提供者:王超
  1. 标准的串口通讯设计VHDL

    0下载:
  2. 标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:10885
    • 提供者:于飞
  1. com

    0下载:
  2. VHDL实现串口功能,可以直接拷贝使用。祝大家用得开心-Serial functional VHDL, you can use directly copy. I wish you all much happier with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:18727
    • 提供者:liuyu
  1. rs232

    0下载:
  2. 通过FPGA实现串口通信,结果在超级终端可见-Serial communication through the FPGA, the result can be seen in the HyperTerminal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:640806
    • 提供者:chengliu
  1. jiyuchuankoujishu

    0下载:
  2. 计算机在HDL语言下实现串口技术,UART相关资料-BASIC IN HDL language,chuankou jishu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:308708
    • 提供者:tongchao
  1. usartV1.2

    0下载:
  2. 基于Verilog实现串口通讯,通过串口调试助手可测试(Serial communication based on Verilog, through the serial debugging assistant can test)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:4493312
    • 提供者:hitwhw
  1. uartverilog

    0下载:
  2. FPGA利用串口、FIFO实现串口收发数据(FPGA using serial port, FIFO serial transceiver data)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:196608
    • 提供者:mzl127
  1. UART-Altera

    0下载:
  2. 使用Atera FPGA CycloneII 实现串口通信,遵循RS232协议。FPGA上的模块实现了数据的接收,取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:1809408
    • 提供者:swy0721
  1. 串口通信

    0下载:
  2. 该程序主要实现FPGA串口通信,包含源码和串口调试工具(The program mainly to achieve FPGA serial communication, including source code and serial debugging tools)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:786432
    • 提供者:youngck
  1. Simple_RS232_UART.tar

    0下载:
  2. FPGA实现串口实例,实现串口的基本功能,(FPGA serial implementation examples)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:3072
    • 提供者:llssyy888
  1. 232串口程序

    1下载:
  2. 实现FPGA平台下串口通信,支持波特率选择,测试稳定。使能信号下降沿有效(Serial communication, support baud rate selection)
  3. 所属分类:VHDL/FPGA/Verilog

  1. uart

    0下载:
  2. 实现串口发送和接收功能,数据处理模块可自行修改。(Serial port to send and receive functions, data processing module can modify its own.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:6144
    • 提供者:Nate777
  1. rx_uart_led

    0下载:
  2. Altera FPGA 设计串口通信,实现串口助手发数控制电路板小灯亮灭(Altera FPGA design serial communication, serial assistant to achieve the number of control circuit board, small lights out)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:3418112
    • 提供者:向东行
  1. uart_ip

    0下载:
  2. 实现串口通信模块设置,包括频率分频、波特率产生、接口时序要求(Implementation of serial communication module settings, including frequency division, baud rate generation, interface timing requirements)
  3. 所属分类:VHDL/FPGA/Verilog

  1. uart

    1下载:
  2. 实现串口的收发,可以稳定的运行,经过测试,可以完全应用于项目中。(The implementation of the serial port and transceiver, can run stable)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-05-07
    • 文件大小:7168
    • 提供者:小网忒小
  1. labview 串口通信

    0下载:
  2. 使用labview串口中断实现串口通信程序的设计
  3. 所属分类:VHDL编程

« 12 3 4 5 6 7 8 9 10 ... 22 »
搜珍网 www.dssz.com