搜索资源列表
基于FPGA的直接数字合成器设计
- 1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。-a use
数字频率计实验报告
- 课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,
shuzi.rar
- 数字电子钟设计，整点报时，时分秒分模块设计，另附实验报告和实验结果，内容详细不容错过,The design of digital electronic clock, the whole point of time when minutes and seconds sub-module design, an additional test reports and laboratory test results, the details not to be missed
计算机设计与实践实验 16位cpu设计
- 计算机设计与实践实验 16位cpu设计 使用用VHDL语言 -16-bit cpu design with VHDL
2
- 基于vhdl语言的电机设计，内含详细的设计过程和具体的实验现象。-Based on the VHDL language in electrical design, including the detailed design process and the specific experimental phenomena.
VerilogHDL_t
- fpga设计参考实验手册红色飓风系列fpga设计参考实验手册，红色飓风系列-FPGA reference design experiment manual red hurricane series FPGA reference design experiment manuals, red hurricane series
shuzizhong
- 大学VHDL实验数字钟源码，有的专业数字电路实验设计也有要求做的。-University of VHDL experimental digital clock source, and some professional digital circuit design has also requested to do so.
EDAVHDLTRAFIC
- 交通灯的EDA设计，完整的实验报告，适合那些做交通灯实验的同学参考-EDA design of traffic signals and complete the experimental reports, traffic lights do for those students experiment reference
light
- 汽车尾灯控制电路，一共有七个状态，数电设计实验的作业，左转，右转，刹车，倒车，左转刹车，右转刹车，正常行驶。-Automobile taillight control circuit, a total of seven states, several electric design of the experiment operations, turn left, turn right, brake, reverse, turn left brake, right brake, normal dr
experiment5_1
- VHDL实验5，七段数码显示译码器设计。1）用VHDL设计7段数码管显示译码电路，并在VHDL描述的测试平台下对译码器进行功能仿真，给出仿真的波形。-VHDL Lab 5, Seven-Segment Display Decoder. 1) design using VHDL 7 segment LED display decoder circuit, and the VHDL descr iption of the decoder under test platform for functio
LAB21
- EDA基础_综合实验篇__实验二十一 采用流水线技术设计高速数字相关器-EDA based on comprehensive test papers _ __ pipelined technology experiment 21 high-speed digital correlator design
pinlvji
- 测频控制信号发生器设计，防止可能产生的毛刺。这是老师给的实验程序，共享一下！-Design of frequency control signal generator, to prevent possible glitches. This is the teacher to the experimental procedures, share what!
Written_in_VHDL_Digital_Clock_Design
- VHDL语言编写的数字钟设计Digital Clock Design,电子系很经典的实验设计-Written in VHDL, Digital Clock Design Digital Clock Design, Department of Electronic Engineering is the classic experimental design
VHDLcode
- 大量VHDL程序，由浅入深包括基础程序，各种接口实验，PC、USB SRAM等扩展板实验，及综合实验设计等。-A large number of VHDL program, Deep and includes basic procedures, various interface experiment, PC, USB' SRAM other expansion board experiments, and the comprehensive experimental design.
Vxl2.6_lab
- verilog xl的实验设计 sun工作站上运行开发-verilog xl experimental design
5
- 基于SYSTEMVIEW的HDB3码编码器实验设计，看看吧-Based on the HDB3 Encoder SYSTEMVIEW experimental design and see for yourself
lab15
- 本实验设计了一个微处理器，完全仿真过的！正确无误！Verilog语言编写的！-The experimental design of a microprocessor, complete simulation ever! Correct! Verilog languages!
Dial
- 简单的拨码盘实验设计，从拨码盘读数显示在数码管上，供初学者参考。-Simple dial encoder experimental design, reading from a dial code displayed on the digital disc, the reference for beginners.
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
key_music
- 简易硬件电子琴 在开发板上实现一个简易电子琴，按下KEY1~KEY7 分别表示中音的DO、 RE、MI、FA、SOL、LA、SI 按住KEY8 再按KEY1~KEY7 分别表示高音的 DO、RE、MI、FA、SOL、LA、SI。通过这个实验，掌握利用蜂鸣器和按键 设计硬件电子琴的方法。-Simple hardware keyboard In the development of board achieve a simple keyboard, press KEY1 ~ KEY