搜索资源列表
SMS4_code
- 用Verilog实现国内第一个商用密码算法SMS4的加密和解密。
des
- VHDL实现的DES密码算法的完整的加解密。-DES
SMS4
- SMS4算法，国内无线局域网多用的分组密码算法-Sms4 algorithm, the use of a lan are the password algorithm
AES
- 利用verilog HDL实现的AES算法，在密码芯片加解密中显示出了突出的优越性-The reference-AES.V which has been uploaded is particularly useful for researchers who are dedicated to the password-chip researching.
trivium
- trivium密码算法的 verilog 实现 测试正确-trivium password algorithm verilog test correct
des1
- 对称密码算法des的Verilog语言实现，已经测试通过。欢迎下载！-Symmetric cryptographic algorithm of des Verilog language implementation, has the test pass. Welcome to download!
DES_Triple-DES-IP-Cores
- Triple DES 密码算法。 利用Xillinx公司的Virtex-II芯片测试了。正常动作。-Triple DES core implementation in verilog. It takes three standard 56 bit keys and 64 bits of data as input and generates a 64 bit encrypted/decrypted result.
blowfish
- Blowfish算法是一个64位分组及可变密钥长度的对称密钥分组密码算法，可用来加密64比特长度的字符串。32位处理器诞生后，Blowfish算法因其在加密速度上超越了DES而引起人们的关注。Blowfish算法具有加密速度快、紧凑、密钥长度可变、可免费使用等特点，已被广泛使用于众多加密软件。 -Blowfish is a keyed, symmetric cryptographic block cipher designed by Bruce Schneier in 1993 and pl
piccolo
- piccolo 密码算法的Verilog实现-piccolo algorithm
SHA256_SYSTEM
- 利用硬件（可编程逻辑器件FPGA）实现密码算法SHA256，在FPGA中嵌入软核NIOSii，在NIOSii上进行软件编程。 硬件EDA工具为ALTERA的Quartus ii，软件IDE为eclipse（嵌在Quartua中）。(The hardware (programmable logic device FPGA) is used to implement the cryptographic algorithm SHA256, and the soft core NIOSii is em
AES加密算法密码模块
- 其实现了AES加密中的密码模块，包含了功能的说明，模块以及测试用例，学习上手的难度较小(The realization of the AES encryption password module, contains a descr iption of the function modules and test cases, learning difficult to get started)
piccolo_verilog
- 采用verilog设计的一个piccolo密码算法的硬件实现(Hardware implementation of a piccolo cryptographic algorithm designed by Verilog)
各种密码算法的FPGA实现情况
- 各种密码算法的FPGA实现情况 1.AES算法FPGA实现分析 2.DES加密算法的高速FPGA实现 3.RSA加解密运算的FPGA硬件实现研究(FPGA implementation of various cryptographic algorithms)
aes_128pprm3
- 基于PPRM3S盒的128位AES密码算法Verilog代码(Verilog code for 128 bit AES cipher based on PPRM3S box)
counter
- 计数器的实现。可用于各种密码算法中需要的计数器，编译正确，波形正确可直接使用。(Counter implementation. It can be used for counters needed in various cryptographic algorithms, compiled correctly, and the waveforms can be used directly.)
序列算法电路设计
- 1．了解序列密码算法基本结构。 2．学习线性反馈移位寄存器（LFSR）设计方法。 3．掌握序列密码算法的FPGA程序结构。 4．掌握序列密码ZUC的硬件设计与实现 1．利用HDL语言描述ZUC算法的LFSR模块 2．结合接口电路程序，仿真验证LFSR模块正确性。