CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 带阻滤波器

搜索资源列表

  1. FIRvhdl

    0下载:
  2. 用vhdl实现一个fir滤波器 设计要求: 1.最小阻带衰减-30db。 2.带内波动小于1db. 3.用MATLIB与MAXPLUS2联合设计与仿真-use VHDL to achieve a fir filter design requirements : 1. The smallest stop band attenuation - 30dB. 2. With fluctuating within less than 1DB. 3. With MATLIB with MAX
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3072
    • 提供者:达闻西
  1. FIR低通滤波器部分模块

    0下载:
  2. 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db.用MAXPLUS2设计与仿真。-This is a FIR LPF, with -30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5244
    • 提供者:吴健宇
  1. FIR

    0下载:
  2. Quartus II中滤波器的设计,里面含有高通滤波器,低通滤波器,带阻滤波器,主要用于滤除心电信号中的干扰-Quartus II filter design, which contains a high-pass filter, low-pass filter, band stop filter, mainly used for filtering of ECG signal interference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-28
    • 文件大小:3363840
    • 提供者:
  1. firfilter

    0下载:
  2. FIR滤波器:自定滤波器的类型(低通,高通或带通)、设计指标(通带截止频率、通带波纹、阻带截止频率、阻带衰减) 1、根据指标选择合适的窗函数,用窗口设计法设计符合指标的FIR滤波器;并验证其性能是否满足预定指标。 -FIR filters: Custom filter types (low pass, high pass or band-pass), design specifications (passband cutoff frequency, passband ripple, st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1721
    • 提供者:milijly
  1. xb

    1下载:
  2. 用汉宁窗设计一个FIR高通数字滤波器,满足以下参数要求:通带边界频率ωp=0.7π,通带内衰减函数αp=0.4dB;阻带边界频率Ωs=0.4π,阻带内衰减函数为αs=55dB。-With the Hanning window design an FIR high-pass digital filter to meet the requirements the following parameters: passband edge frequency ωp = 0.7π, pass-band at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:126104
    • 提供者:xbwu1
  1. IIR_7

    0下载:
  2. IIR带阻网络滤波器,通过Matlab生成,可用于10-20Khz带阻网络滤波-IIR band-stop filter network, generated by Matlab, can be used for 10-20Khz band-stop filter network
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13358008
    • 提供者:王文
  1. comp_sheji1

    0下载:
  2. CIC补偿滤波器的VHDL代码。通常单级的CIC阻带衰减不够,级联后阻带衰减满足要求,但是通带衰减又太大,补偿滤波器就是为了满足带内衰减要求而设计的。-THE code of CIC compensation filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1019
    • 提供者:陈建敏
  1. dc_rmv

    0下载:
  2. 这是一个用verilog写的DC滤波器,即melp算法中预处理部分,主要滤除50hz工频干扰,采用一个4阶的切比雪夫高通滤波器,截去频率位60hz以下的信号,其阻带的衰减位30db。-This is a verilog to write a DC filter the preprocessing part that melp algorithm, main filter 50hz frequency interference, the use of a fourth-order Chebyshe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:4755746
    • 提供者:张妞妞
  1. AD_IIR_DA

    0下载:
  2. 该工程是信号经过ADS8326采集后,经过一个10阶带通IIR滤波器后,再经过10阶的带阻IIR滤波器,最后经过tlv5638输出。也可以选择信号经过AD采集后,直接送到DA输出。-The project is the signal after the ADS8326 collection, after a 10-order bandpass IIR filter, and then after 10 order bandstop IIR filter, and finally through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2802909
    • 提供者:machenxu
搜珍网 www.dssz.com