搜索资源列表
VHDL_of_example
- 此 为 VHDL 的示例程序,由于最近毕业设计要求使用这个编程,自己收集并整理了一些,供学习使用,希望和大家共同进步,有兴趣的也希望能和我一起讨论交流-this as examples of VHDL procedures, due to the recent graduation design requirements using the program, their collection by some for learning, hope and common progress. Inte
Quartus_vhdl
- 用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！ -QUARTUS used by the compiler, and other precision frequency, I am wrong. But there are several warning (not affect design). I graduated from the design ah! ! !
DDs
- 这是我的毕业设计，是用VHDL编程的直接扩频发生器。
lock
- 这个是我毕业设计的最初方案 8位二进制密码锁，在输入密码正确的情况下修改密码，显示输入密码，正确显示绿灯提示，错误显示红灯提示并报警。
youname
- 用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！
svpwm_full_nios
- 这是我毕业设计做的一个SVPWM同步永磁交流电机的控制系统，里面除了一个SVPWM的驱动算法之外，还有一个步进电机的控制器，以及基于QUARTUS7.2的NIOS II控制核心，通过PC的串口可以控制同步永磁交流电机和步进电机进行精确的定位。该系统较复杂，运用的知识也比较多，在SVPWM算法，PID算法，步进电机控制方面，NIOS II的串口编程等都有值得参考的地方。最好使用QUARTUS7.2编译，目标芯片是选用EP1C6Q240
fsh
- 这是我的毕业可用8位的LED显示，有小数点的。设计哦，可以用的。可供参考-VHDL-based digital frequency meter With the rapid development of electronic technology, FPGA/CPLD appear in its high-speed, high reliability, series parallel mode of outstanding merit widely used in the electronic
frequency
- 这是我的毕业设计，包括了原理图，是一个非常玩真的程序了，希望对大家有所帮助-This is my graduation design, including the principle diagram, is a very serious program, hope to help
CRC
- 基于VHDL的CRC编解码器设计，非常好用的哈。我的毕业设计内容-The CRC VHDL-based codec design, very easy to use, ha. The contents of my graduation
res
- 基于FPGA的六路抢答器的设计，是我毕业设计中的一部分内容，花了很长时间编写的，通过的仿真和实验调试，希望大家喜欢，一起交流，一起进步-FPGA-based design of six-way Responder is my part in the graduation, took a long time writing, through the simulation and experimental testing, hope you like it, with the exchange, t
FRFT_Ozaktas
- 这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序，FPGA是Xilinx的virtecx-5，这是我在做毕业设计的时候自己编写的，希望能对你有帮助！-This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate desi
eight_led
- 用于毕业设计，可以作为一个好的末班.绝对是我有所致- A GOOD PROJECT