搜索资源列表
canbus_vhdl
- 使用方法： 1.拷贝到硬盘，用ISE打开工程文件即可。-Use : 1. Copy to the hard drive, use ISE project documents can be opened.
helloworld-ce
- Tensilica开发平台实例，此工程项目文件可用Xtensa软件打开。
paobiao
- 软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒，秒，分”计时功能的数字跑表； 2. 工程在project文件夹中，双击paobiao.ise文件打开工程； 3. 源文件在rtl文件夹中，paobiao.v为设计文件，paobiao_tb.tbw是仿真测试文件； 4. 打开工程后，在工程浏览器中选择paobiao_tb.tbw，在Process View中双击“Simulation
traffic_control
- 软件开发环境：ISE 7.1i 仿真环境：ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器； 2. 工程在project文件夹中，双击traffic.ise文件打开工程； 3. 源文件在rtl文件夹中，traffic.v为设计文件，traffic_tb.tbw是仿真波形文件； 4. 打开工程后，在工程浏览器中选择traffic_tb.tbw，在Process View中双击“Simulation
oc_i2c_masterI2CIP
- *** *** ***OC_I2C_Master使用说明*** *** ***** 使用步骤：1.将OC_I2C_Master文件夹拷贝到安装盘\\altera\\kits\\nios2\\components目录下。 之后重新打开SOPC Builder，在可用元件列表的DeviceSOPC组中将出现OC_I2C_Master 元件，即可像其它Altera外设元件一样添加和使用。 2.hdl文件夹中包含有描述i2c逻辑的硬件描述文件，不能删除。 3.HAL文件
I2C
- I2C 串口通讯Xilinx项目源码 拷贝到硬盘，用ISE打开工程文件即可。
若干74HCxxx的Verilog源码。
- 包括：74HC85、74HC138、74HC161、74HC151、74HC373 74HC4017、74HC238、74HC194等器件的Verilog编码实现。为.V文件，也可直接用记事本等打开。
比较器的各种表示方式
- 可以用版本10.1打开工程文件，用VHDL的三种表达方式来做同样功能的比较器
DPLL(VHDL).rar
- 使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开,The use of VHDL language of digital phase-locked loop design, there are relevant documents, you can use MUX+ PLUS Open
nios2-flash-override.rar
- 在开发nios2时，当把nios2中写的程序烧录到用epcs4中时会报错，原因是找不到epcs的映射资料，把这个文件，放到quartus根目录的bin文件夹内后，再打开一次flash program，就能下载成功！,Nios2 in the development, when the procedures wrote nios2 writers to use when epcs4 in error, the use of this document, into the root director
SRAM
- 使用方法： SRAM编程,拷贝到硬盘，用ISE打开工程文件即可-Usage: SRAM programming, copied to the hard drive, open the project file with ISE can
ptpress
- Altera FPGACPLD设计(高级篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (Advanced papers) supporting CD-ROM, the book provides a complete project files fo
dpram
- FPGA实现双口RAM的工程文件，直接拿ISE打开即可，或者找里面的.VHD文件也可以-FPGA dual RAM
comparer
- VHDL比较器，可直接使用QuatusII的project文件打开-VHDL comparator can be used directly QuatusII the project file open
Altera-FPGACPLD
- Altera FPGACPLD设计(基础篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (fundamental) supporting CD-ROM, the book provides a complete project files for al
vga
- 使用方法： vga编程,拷贝到硬盘，用ISE打开工程文件即可-Usage: vga programming, copied to the hard drive, open the project file with ISE can
canbus
- 使用方法： canbus编程,拷贝到硬盘，用ISE打开工程文件即可-Usage: canbus programming, copied to the hard drive, open the project file with ISE can
VerilogUSB
- 使用方法： 1.拷贝到硬盘，用ISE打开工程文件即可-Usage: 1. Copy to your hard disk, open the project file with ISE can
VHDLclassicdesign
- VHDL经典设计，值得参考。压缩包里面文件直接用记事本打开即可。-VHDL design classic, it is also useful.
shuziluji
- 纯VHDL文件 拥有闹铃 整点报时 日历 使用方法（打开文件shizhong.gdf文件编译即可（本人使用maxplus-Pure VHDL files have calendar alarm whole hour to use (you can open the file shizhong.gdf file compilation (I use maxplus))