搜索资源列表
VoteMa
- 投票器。这个好像是3人投票器，可以用来做5人的吧~也是以前我们实验的时候用过的。仿真和下载都很顺利。
adder3
- 此源代码是基于Verilog语言的七人投票表决器 、2 个 8 位数相乘 、8 位二进制数的乘法 、同一循环的不同实现方式、使用了`include 语句的 16 位加法器 、条件编译、加法计数器中的进程、任务、测试、函数、用函数和 case语句描述的编码器、阶乘运算函数、测试程序 、顺序执行、并行执行，特别是七人投票表决器，这是我目前发现的最优的用硬件描述的源代码。-The Verilog language source code is based on the seven-vote, and
The.design.of.the.voting.machine
- 表决器的设计 设计一个三人的表决器，其中有二人以上同意则投票通过。演示结合实验箱上A区、J区的LED及按键。工作过程如下：带锁的按键按下时，按键上的灯亮表示投票同意；按键松开时，灯熄灭表示投票反对；SW1-SW3这三个按键是3人的投票键，L1灯亮表示投票通过，且蜂鸣器响；L1灯熄灭表示投票未通过，且蜂鸣器不响。利用原理图和VHDL编程相结合的方法来实现-The design of the voting machine
Seven_vote
- 在Quartus环境下verilog编写的一个7位投票器，拥有主持人的控制端口-Quartus environment Verilog prepared a seven vote, with the host control port
vote
- 设计一个100人投票器，超过70人算通过，用verilog语言设计(Design a 100 person voter, more than 70 people passed, using Verilog language design)