CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数值方法

搜索资源列表

  1. N-0.5fenpinqi

    1下载:
  2. vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。-vhdl N - 0.5-frequency method, we can input arbitrary numerical N, namely, to be N - 0.5 frequencies.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4509
    • 提供者:孔标
  1. work4dvf

    0下载:
  2. 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:33648
    • 提供者:lkiwood
  1. EDA2

    0下载:
  2. 学习数控分频器的设计、分析和测试方法。数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。-NC crossover study design, analysis and testing methods. NC divider function is that when the input given different input data, input th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:44923
    • 提供者:zhangyue
  1. 2

    0下载:
  2. 七段显示译码器电路 将输入的8421BCD码计数值译为对应的编码,并在LED数码管上显示出对应的十进制数 LDE数码管共有七个输入端(a-g),三个数码管采用扫描显示方法,按个位十位百位的次序依次显示三个四位二进制数据。-Seven segment display decoder circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:12225
    • 提供者:成思远
  1. CORDIC_SinCos

    0下载:
  2. 利用坐标旋转计算方法CORDIC操作计算sin和cos函数值。-Coordinate rotation calculations using CORDIC operations calculate sin and cos function value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2413
    • 提供者:刘柳
  1. shu-kong-fen-pin-qi

    0下载:
  2. 数控分频器的功能就是当在输入端给定不同输入数据时将对输入的时钟信号有不同的分频比,数控分频器就是计数值可并行预置的加法计数器设计完成,方法是将计数溢出与预置数加载输入信号相接即可。利用QuartusII软件,可以用VHDL语言进行编写程序的放法进行对数控分频器的设计。这里不需要很好的数字电路的知识,只要懂得VHDL语句就可以实现对数字电路功能的设计。-NC divider function is that when given different input data at the input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2729
    • 提供者:xuling
  1. Example5

    0下载:
  2. 数控分频器设计 数控分频器的功能就是当输入端给定不同的输入数据时, 分频器对输入时钟 信号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器来设计 完成的,方法是将计数溢出位与预置数装载信号相接得到-NC NC divider divider design feature is that when the given input different input data, the frequency divider with a different frequency di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:2973
    • 提供者:贺泽伟
搜珍网 www.dssz.com