CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数字频率计代码

搜索资源列表

  1. Freq_counter

    0下载:
  2. 本代码介绍了使用VHDL开发FPGA的一般流程,最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL,在软件开发平台ISE上完成,可以在较高速时钟频率(100MHz)下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真,并完成了综合布局布线,最终下载到芯片Spartan-II上取得良好测试效果。-the code on the FPGA using VHDL development of the
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:514889
    • 提供者:许的开
  1. frequence

    0下载:
  2. 基于FPGA设计的数字频率计,用VHDL写的代码。。。。有6各模块
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2391
    • 提供者:张新福
  1. verilog

    0下载:
  2. 完整数字频率计_verilog代码 涉及原理设计实现-Digital Cymometer _verilog complete code relating to the realization of the principle of design, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:426839
    • 提供者:fxcfaint
  1. frequency

    0下载:
  2. 用verilgHDL语言编写的数字频率计代码,并在QUARTUS下实现-Language used verilgHDL Digital Cymometer code, and under QUARTUS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:515953
    • 提供者:liupei
  1. frequency_code

    0下载:
  2. 数字频率计 1 模块设计思想 2 学会信号分频 3 计数控制(为源代码文档 + 实验环境下的代码) -Digital frequency meter a modular design ideas 2 Institute of Signal Frequency Control of three counts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:216775
    • 提供者:chenkan
  1. freq_counter(Verilog)

    0下载:
  2. 数字频率计FPGA代码,用verilog语言实现。-Digital frequency meter FPGA code with verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:435276
    • 提供者:郭志东
  1. cymometer

    0下载:
  2. 数字频率计的VHDL设计代码 数字频率计的VHDL设计代码-VHDL design of digital frequency meter digital frequency meter VHDL code design code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2194
    • 提供者:
  1. pinlvji

    0下载:
  2. 基于FPGA的数字频率计,内含ise工程文件,各模块代码。-VHDL FPGA ISE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:757967
    • 提供者:小王
  1. Verilog

    0下载:
  2. 自动售货机,乐曲演奏电路,4 位数字频率计等详细程序代码-Detailed code of vending machines, the music playing circuit, four digital frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:181020
    • 提供者:张娜
  1. FPGA

    0下载:
  2. 基于FPGA的数字频率计的课程设计,附完整代码。-FPGA-based digital frequency meter course design, with complete code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:230596
    • 提供者:姚华
  1. FPGA-high-precision-frequency-meter

    0下载:
  2. 基于FPGA的高精度频率计设计实验 展示数字存储示波器基本工作原理。 展示硬件测频和测周的基本原理。 在现有综合实践平台上开发DSO硬件频率计模块的方案及流程。 结合数据采集、存储和触发模块的FPGA代码。 FPGA代码完善DSO的频率计模块,实现高精度测频和测周功能。-FPGA-based high-precision frequency meter design experiments       Demonstrate the bas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:14547723
    • 提供者:liu
  1. DDS-VHDL

    0下载:
  2. 数字频率计DDS的VHDL代码,有很详细的注释-the source code of DDS in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3377
    • 提供者:冰凝
  1. DDS-pulse-random

    0下载:
  2. 数字频率计,该代码可用于产生任意频率的脉冲-this code is used to generate pulse
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:3393
    • 提供者:张旭
  1. 8位数字显示的简易频率计

    1下载:
  2. (1)能够测试10HZ~10MHZ的方波信号; (2)电路输入的基准时钟为1HZ,要求测量值以8421BCD码形式输出; (3)系统有复位键; (4)采用分层次分模块的方法,用Verilog HDL进行设计,并对各个模块写出测试代码; (5)具体参照说明文档(包含源代码,仿真图,测试波形,详细的设计说明)(A square wave signal capable of testing 10HZ~10MHZ; (2) the reference clock input by the ci
  3. 所属分类:VHDL/FPGA/Verilog

  1. 1

    1下载:
  2. VHDL代码,一些课本的小程序。包含3线-8线译码器,4选1选择器,6层电梯,8线-3线编码器,8线-3线优先编码器,8选1,BCD-7段显示译码器真值表,半加器,摩尔状态机,数字频率计,数字时钟,序列检测器的设计,一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3 prio
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:453632
    • 提供者:zidting
  1. pinlvji

    0下载:
  2. 本文件用于测波形频率的verilog代码,是典型的数字频率计的源代码(This document is used to measure the frequency of the Verilog code, the source code of a typical digital frequency meter)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:11264
    • 提供者:sapphire2
搜珍网 www.dssz.com