CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数据处理

搜索资源列表

  1. pcm13

    0下载:
  2. PCM采编器器系统是一种常用的遥测设备,它可以采集多路数据并进行通信传输和数据处理,PCM 采编器控制采集各个数据通道数据的时序,并加上帧同步码形成一定格式的数据,再进行并/串转换,形成串行数据流送到调制设备供传送。-PCM Editor System is a common telemetry equipment, It can be multi-channel data acquisition and communication transmission and data processin
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:876
    • 提供者:张全文
  1. phasemeasure

    0下载:
  2. 本代码为一个相位控制器的源程序,可以实现移项,调幅,调频功能,该代码包含两个部分,一部分是由8051内核单片机构成的人机界面控制,令一部分是由fpga构成的相位数据处理,双方通过8位数据口线进行通信,通信协议为我自己所编写不具有通用性,该代码实现了8051与fpga的简单通信与协作,同时发挥了不同平台各自的优势,8051控制,fpga做算法
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:665302
    • 提供者:孙炜
  1. work3CNT4BDECL7S

    0下载:
  2. 7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:83420
    • 提供者:lkiwood
  1. bitsyn

    0下载:
  2. 在FPGA设计中,当接收的数据需要用数据中提取时钟的时候,需要进行同步处理,该文章详细介绍了数据同步处理的过程-In the FPGA design, when the received data need to extract the clock when the data needs to be synchronized, the article introduced in detail the process of data synchronization processing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:65660
    • 提供者:龙珠
  1. liu_shui

    0下载:
  2. 流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤,而且整个数据处理是“单流向”的,即没有反馈或者迭代运算,前一个步骤的输出是下一个步骤的输入,则可以考虑采用流水线设计方法来提高系统的工作频率。-see up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:725
    • 提供者:张锴
  1. ActelFPGA_Camera_ApplicationNote

    0下载:
  2. 摄像头的使用在当今信息化社会中越来越被重视,它可以实时采集现场环境信息,被广 用于安防、工业、交通、商业、金融、体育、军事等领域。本方案主要是基于 Actel Fla 构的 FPGA 来实现视频数据转换、 SDRAM 缓存控制、 TFT 时序控制等功能, 并通过 FPG 活的结构实现摄像头图像的采集与数据处理的功能。 -ActelFPGA_Camera_ApplicationNote
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:267041
    • 提供者:zxx359654879
  1. FPGA_ADDA

    0下载:
  2. 基于 Cyclone EP1C6240C8的ADS2807,DAC2902 测试程序。主要用来使用FPGA控制ADC采集和DAC的输出,从而达到高频率信号处理的功能。首先从ADC2807采集数据,然后送给DAC2902输出。 采用FPGA口线模拟ADC2807和DAC2902的时序来实现。 提供ADC采样频率控制、DAC输出频率控制、输出波形控制、ADC通道转换、DAC通道转换等功能。-Based on Cyclone EP1C6240C8 of the ADS2807, DAC2902
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2019752
    • 提供者:icemoon1987
  1. FIFO

    0下载:
  2. FPGA实现FIFO模块,用于异步数据处理,作为高速缓冲CACHE-FPGA realization of FIFO module for asynchronous data processing, as the cache CACHE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:347911
    • 提供者:王军
  1. 2010011022

    0下载:
  2. 在电子领域内,频率是一种最基本的参数,并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。由于频率信号抗干扰能力强、易于传输,可以获得较高的测量精度。因此,频率的测量就显得尤为重要,测频方法的研究越来越受到重视。   频率计作为测量仪器的一种,常称为电子计数器,它的基本功能是测量信号的频率和周期频率计的应用范围很广,它不仅应用于一般的简单仪器测量,而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。在数字电路中,数字频率计属于时序电路,它主要由具有记忆功能的触发器构成。在
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:611328
    • 提供者:程琳
  1. POC

    0下载:
  2. 基于VHDL开发POC接口代码,主要用于cpu和打印机之间的数据处理控制-VHDL code development based POC interfaces, cpu and the printer is mainly used for data processing control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4784
    • 提供者:陈魁东
  1. mycpri

    2下载:
  2. CPRI:采用数字的方式来传输基带信号,其数字接口有两种,标准的CPRI和OBSAI接口。CPRI(The Common Public Radio Interface)定义了基站数据处理控制单元REC(Radio Equipment Control)与基站收发单元RE(Radio Equipment)之间的接口关系,它的数据结构可以直接用于直放站的数据进行远端传输,成为基站的一种拉远系统。-CPRI IP core xilinx examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1391008
    • 提供者:daidaohan
  1. UART_IF

    0下载:
  2. 该源代码实现通用串行接口接收发送。把串行接口的数据转换成总线数据流。便于进一步对数据处理。-The source code achieve universal serial interface receive and send. The serial interface of data transfer into bus data flow. Facilitate further on data processing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:153796
    • 提供者:周鑫
  1. rgb_collect

    0下载:
  2. led DVI 同步显示屏控制系统,RGB数据采集,采用TFP401和TFP410芯片,将程序分区块进行采集,裁剪,并按顺序送到后端,供数据处理,程序中有起始点X,起始点Y,水平裁剪数,垂直裁剪数-LED Module display system,rgb pixel collect and output by pixel area~~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:559668
    • 提供者:xuguo
  1. CRC.C

    0下载:
  2. 下面以最常用的CRC-16为例来说明其生成过程。   CRC-16码由两个字节构成,在开始时CRC寄存器的每一位都预置为1,然后把CRC寄存器与8-bit的数据进行异或(异或:二进制运算 相同为0,不同为1;0^0=0 0^1=1 1^0=1 1^1=0),   之后对CRC寄存器从高到低进行移位,在最高位(MSB)的位置补零,而最低位(LSB,移位后已经被移出CRC寄存器)如果为1,则把寄存器与预定义的多项式码进行异或,否则如果LSB为零,则无需进行异或。重复上述的由高至低的移位8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:11311
    • 提供者:malimin
  1. RGB-to-yuv422

    1下载:
  2. verilog语言写的视频数据处理相关的代码。实现功能为将RGB数据转化为BT656数据。-verilog language to write video data processing related to the code. Functions for the RGB data into the BT656 data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-18
    • 文件大小:2048
    • 提供者:张旭辉
  1. XILINX-PCI-E-DRIVER

    2下载:
  2. Xilinx公司的FPGA基于V5的开发版PCI-E驱动程序,可用作图像采集卡以及数据处理用-Xilinx s FPGA-based V5 Developer Edition PCI-E drivers can be used as a frame grabber, and data processing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-27
    • 文件大小:2928640
    • 提供者:王禾呈
  1. FPGA_CCD

    0下载:
  2. 基于FPGA的CCD扫描缺陷检测实时数据处理技术的研究-FPGA-based real-time data of the CCD scan defect detection processing technology
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11126242
    • 提供者:qinxiangfu
  1. newCodeV1.5

    0下载:
  2. 在公司用的生成fpga的mif文件的工具,用于LED显示屏,编辑数据输出,一般用于显示全彩图片的数据处理,生成的文件在D盘根目录下-The company used to generate FPGA MIF File tools, used in LED display, editing the data output, generally used for display full color picture data processing, the generated files in th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:16831
    • 提供者:薛群峰
  1. OFDM_FPGA

    0下载:
  2. 采用FPGA 来实现一个基于OFDM 技术 的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制 器包括:信道编码(Reed-Solomon 编码),交织,星座映射,FFT 和插 入循环前缀等模块。-FPGA to implement a baseband data based on OFDM technology in the communication system processing section, namely modem. Transmitter modul
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1553838
    • 提供者:pipi_dog
  1. 基于DSP和FPGA的通用数字信号处理系统设计

    1下载:
  2. 利用DSP配合FPGA为硬件架构,以DSP为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,并可实现频谱分析、数字滤波器等数字信号处理算法。(With DSP and FPGA as the hardware architecture and DSP as the data processing core, the peripheral devices such as USB, ADC and DAC are controlled by FPGA, and the digi
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-01-14
    • 文件大小:688128
    • 提供者:小冰2
« 12 3 4 5 6 »
搜珍网 www.dssz.com