CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数据采集器

搜索资源列表

  1. pcm13

    0下载:
  2. PCM采编器器系统是一种常用的遥测设备,它可以采集多路数据并进行通信传输和数据处理,PCM 采编器控制采集各个数据通道数据的时序,并加上帧同步码形成一定格式的数据,再进行并/串转换,形成串行数据流送到调制设备供传送。-PCM Editor System is a common telemetry equipment, It can be multi-channel data acquisition and communication transmission and data processin
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:876
    • 提供者:张全文
  1. EDAdeisgn(2)

    0下载:
  2. 该文件中是关于一些VHDL许多编程实例以及源码分析,希望对VHDL爱好者有用。卷2实例包括:多路彩灯控制器的设计与分析、智力抢器的设计与分析、微波炉控制器、数据采集控制系统、电梯控制器的设计与分析
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4951895
    • 提供者:shengm1
  1. daima

    0下载:
  2. 状态机控制AD转换模块 该模块主要实现对MAX197的控制:根据设计需要对芯片进行初始化(包括写控制字选择输入电压值范围、选择通道以及工作模式),并把通道数送指示灯显示以及用键盘控制通道号(按一下,通道号加1,同时点亮相应的指示灯,循环使用个通道);控制状态机的工作时序,并置两次采集到的数据为12位数据输出,并经过锁存进程来锁存数据,最后从锁存器中把输出数据-The state machine controls AD and changes the module this module ma
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2771
    • 提供者:万俟斌
  1. c_xapp858

    0下载:
  2. 这是xilinx应用指南xapp858的中文版本。本应用指南介绍了用于实现高性能 DDR2 SDRAM 接口的控制器和数据采集技术。本数据采集技术使用了每一个 Virtex™ -5 I/O 都具有的输入串行器/ 解串器 (ISERDES) 和输出双倍数据速率 (ODDR) 的功能。-This is the xilinx application note xapp858 the Chinese version. This application note describes the i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:447668
    • 提供者:陈阳
  1. BHT800_Programmers_Manual_E1

    0下载:
  2. denso-bht800数据采集器开发手册,可参考此手册开发程序-denso-bht800 development of manual data acquisition, refer to the manual development process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:4095501
    • 提供者:董华
  1. MEGA128ADC

    0下载:
  2. 采用MEGA128内部AD转换器采集数据,兵通过LED数码管显示出来,是学习 MEGA128的好例子-MEGA128 internal AD converter using the data collected, soldiers come through the LED digital display, is a good example of learning MEGA128
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:953
    • 提供者:sunskyme
  1. scope_new

    0下载:
  2. 本实验,为 ZX-2 开发板的综合实验,该实验利用 ZX-2 开发板上的 ADC、独 立按键、 UART 等外设, 搭建了一个具备丰富功能的数据采集卡, ZX-2 开发板负 责进行数据的采集并将数据通过串口发送到 PC 机上, PC 端,利用强大的串口调 试工具——串口猎人,来实现数据的接收分析,并将数据分别以波形、码表、柱 状图的形式动态显示出来,以让使用者能够直观的看到 ADC 采集到的信号细节。 同时,用户也可以使用串口猎人通过串口给下位机( FPGA) 发送指令,下位
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:24395805
    • 提供者:啧啧啧
  1. RS

    0下载:
  2. 本文设计了基于FPGA的,用verilog HDL语言描述的在伽罗华域GF( )上的RS(6,4)编码器。在ISE软件上用verilog HDL语言分别对每个模块进行描述,然后在软件上进行编译、仿真,最终实现RS(6,4)编码,下载之后用chipscope采集数据,分析符合仿真结果,达到设计的要求。(This paper is designed based on FPGA, described by Verilog HDL language in Galois field GF () on RS
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:3862528
    • 提供者:heyu7892020
  1. ezidebug-code

    0下载:
  2. Ezidebug 支持Xilinx,chipscope 寄存器链插入、数据采集和导出、重建testbench和软件仿真验证(Ezidebug supports Xilinx, chipscope register chain insertion, data acquisition and export, reconstruction of testbench and software simulation verification)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:339968
    • 提供者:vickbupt
搜珍网 www.dssz.com