搜索资源列表
shzizhong
- 文件名称：数字钟设计参考文章 文件信息：4个文件/pdf/－页 语言种类：中文 适合对象：新手/中手 -file names : Digital Clock reference design document article : four documents / pdf /-page variety of languages : Chinese suitable targets : novice / Hand
VCollide201
- 模型冲突检测，是VCollide的压缩文件。能够检测虚拟物体是否发生碰撞，并返回信息-Model of conflict detection is VCollide the compressed file. Can detect whether a collision between virtual objects, and return information
DE2_Web_Server
- 此文件是altera公司发布的基于DE2开发板的-web例程，能实现DE2开发板与计算机之间的信息传输，采用vhdL语言编写。-This file is Announces altera DE2 development board based on the-web routine, to achieve DE2 development board and the transfer of information between computers, using vhdL language.
DXPintegrated-library
- dxp 集成库 本指南知道如何在DXP中使用，创建和修改集成库。 集成库将原理图及与他们相联系的PCB封装和（或）SPICE模型或信号完整性分析模型全部编译到一个不可编译的包中。所有的模型信息都从模型库或文件拷贝到集成库里，所以无论原始源库在什么地方，所有的元件信息被存储在一起。这样做集成库真正可以随意移动。 -dxp integrated library DXP this guide to know how to use, create and modify an integrat
ARM_Core
- ARM7内核源码及测试程序代码及它的说明文件信息-ARM7 kernel source code and test code and documentation for information about his
61EDA_C41
- 该文件写了关于verilog的lcd显示信息，是很有用的资源-The verilog file written on the lcd display information, useful resources
Verilog-HDL
- 如果你还没有找到一个合适的学习HDL的信息,然后看看文件。可能帮你做得很好-If you have not found a suitable learning HDL information, then look at the document it. Might help you to do well
TSMC130
- 本文档提供重要信息，并通知有关此版本的PDK的。谁想要或计划使用的PDK的用户，应先阅读整份文件。-This document gives important information and notice regarding this release of PDK. Users who want or plan to use this PDK should read the entire document first.
plot_f1
- 此程序的功能是对Quartus II软件仿真完成之后，导出的.tbl文件进行matlab画图，画出其时域图和频域图。其中待处理的.tbl文件，我将其进行人工处理，手动删除了无用信息，只剩余时间点、输入信号和输出信号。-The function of this program after the completion of the Quartus II software simulation, export tbl file matlab drawing, draw a diagram of th
ALTERA-advanced-part-CD-ROM
- 配套光盘提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。请读者将设计源文件拷贝到计算机硬盘上，并按照书中的操作步骤自行操作练习。示例说明文件包含了示例的详细信息和操作指南。 通过对本书的学习，读者对图1所示的Altera常用开发工具都有了一定的认识，可以说本书的核心内容就是讨论Altera Quartus I
20120720
- 北京大学信息科学技术学院开设的2012暑期课课程—基于FPGA上的VHDL设计，内容包含全部必选实验的工程文件和仿真波形。-Opened the 2012 Summer Course in Science, Peking University Institute of Technology- based on the FPGA VHDL design, the project file that contains all mandatory experiments and simulation
学生信息管理小系统
- 10、一个学生信息管理小系统，可以增加、修改、删除、浏览学生信息，需要将数据保存到文件中，下次可以打开继续浏览 11、使用串口通信的双人聊天程序-10, a student information management of small systems can add, modify, delete, view student information, you need to save the data to a file, you can open the next Continue 1
spi_verilog
- 使用verilog编写的spi传输模块，已经通过验证，有仿真文件，可以传输信息。-Prepared using verilog spi transmission module, has been validated with simulation files, you can transfer information.
vga_pic
- 利用verilog编写的程序，并且实例化了一个rom，将mif文件初始化在rom中，可以实现在vga上显示图片。文字信息等，十分实用。-Use programs written in verilog, and instantiates a rom, rom the mif file initialization, you can achieve the vga display picture. Text information, very useful.
Example-b8-5
- 学习VCD文件的基本使用方法,四态的VCD文件，参数在0/1/X/Z之间变化，没有信号的强度信息-Learn the basics of using VCD files,Four state VCD file, change the parameters between 0/1/X/Z no signal strength information
Example-b8-5
- 四态的VCD文件，参数在0/1/X/Z之间变化，没有信号的强度信息-The four state VCD file, parameter changes between 0/1/X/Z, no intensity information of the signal
bmp2bin
- 将BMP图像信息转换成coe文件,用与Xilinx fpga的ROM初始化-turn the information of BMP to coe document for Xilinx FPGA
AD1939
- ad1939驱动程序,包含工程文件等信息-ad1939 driver code
dpd_v6_0_example_design
- rtl代码级的dpd 参考代码 包含六个文件夹分别为： 1.clk_gen 2.device,器件信息 3.dpd v6.0,rtl代码. 4.package 5.platform 6.rf_board