搜索资源列表
LED七段译码
- 初次上传文件，采用文本格式编辑内容，不知道是否妥当，如有不便之处，敬清各位原谅。-initial upload documents using text format editorial content, I do not know whether they are appropriate, if any inconvenience, King - forgive me.
Visio-绘图21
- 这是asic流程例子.文件内容已经验证过.如有疑问和我联系-This is the process blends example. The contents of the documents has been proven. And I doubt if links
jiaotongdengcodes
- 实例制作的一个有关交通灯的VHDL代码，从各模块到顶层文件的代码一一列出，详细周到，附带仿真波形图和芯片管脚锁定的相关内容，绝对物超所值。-produced an example of the traffic light VHDL code, from the module to the top of the document sets out a code on January 1, thoughtful details, fringe simulation waveform map and
clock
- vhdl写的电子钟例程，包括多个文件，者的参考。内容简练。作为教学用的。
xtp051_sp601_schematics
- Xilinx公司最新的Spartan 6系列FPGA所用的开发板电路图，详尽包括了电源、IO、外设、USB等部分的内容，极具有参考价值，另外还有一个USB芯片 68013所使用的HEX文件可供下载-Xilinx' s new Spartan 6 Series FPGA development board used in circuit detail, including the power, IO, peripherals, USB and some other content, most
vhdl_wildfile
- 在安装目录下找到wordfile.txt文件, 然后双击打开，在wordfile.txt内添加如下内容文件内容。-Found in the installation directory wordfile.txt document, and then double-click to open in the following wordfile.txt add the contents of the documents.
keyboard
- 这是Verilog开发键盘控制程序的入门实例，内容详尽，包括工程所需的所有类型文件，可在开发板上直接运行。-This is a Verilog development of the keyboard entry control procedures instance, detailed, including the engineering required for all types of files can be run directly in the development board.
C20_SD
- 主要实现在通过FPGA NIOS中，对SD进行初使化，读，写文件内容，但其是以块的形式写进SD里的，而不是以.TXT形式写入的。-Mainly achieved through the FPGA NIOS, the pairs of SD to perform initialization, reading and writing file content, but it is in the form of blocks written into the SD inside, rather th
soda_machine
- 自动售货机的功能，内容源代码，在MAXPLUS的执行文件都有-Vending machine' s functionality, content source code, the implementation of the file are in the MAXPLUS
vhdl
- 6个学习VHDL语言进行FPGA设计的课件资料，内容详实，例子丰富，适合初学者。（压缩包中含6个文件！）-6 to learn VHDL, FPGA design courseware information, informative, example-rich, suitable for beginners.
music
- verilog HDL编写的文件，实现音乐播放，FPGA为EP2C8Q208C8N，编译通过，详细内容参考代码。-verilog HDL documents prepared, the music player, FPGA to EP2C8Q208C8N, compile, details reference code.
yibuqingling
- 含异步清零和同步清零的计数器的设计，内容是源代码，以及相关文件，打开即可-Clear cleared asynchronous and synchronous with the counter design, content source code and related documents, can be opened
Nios
- 本文件讲的是基于nios的电机调速控制，内容详实可靠，可作为设计参考-dc motor control based on NIOS2
ALTERA-advanced-part-CD-ROM
- 配套光盘提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。请读者将设计源文件拷贝到计算机硬盘上，并按照书中的操作步骤自行操作练习。示例说明文件包含了示例的详细信息和操作指南。 通过对本书的学习，读者对图1所示的Altera常用开发工具都有了一定的认识，可以说本书的核心内容就是讨论Altera Quartus I
20120720
- 北京大学信息科学技术学院开设的2012暑期课课程—基于FPGA上的VHDL设计，内容包含全部必选实验的工程文件和仿真波形。-Opened the 2012 Summer Course in Science, Peking University Institute of Technology- based on the FPGA VHDL design, the project file that contains all mandatory experiments and simulation
Image-Enhancement
- VHDL实现图像增强的文件说明，内容详细-VHDL realization of image enhancement, file descr iption, detailed
定时采 集温度值
- 利用labview编程： 8、将7题中的X轴改为时间轴显示，要求时间轴能真实的反映采样时间。想想为什么与上题的显示结果截然不同？ 9、创建头文件，向文件添加采样数据。 内容：创建一个VI，产生头文件，再使用 For 循环定时采 集温度值，并将每次采样时间及温度值以ASCII格式添加到文 件中。 注意：温度值可用随机数+80来生成。-Labview programming: 8, 7 X-axis title to the timeline timeline t
ddss
- 基于DDS技术和ROM压缩技术的正弦波信号发生器,具有更高的精度和更好的频谱特性。文件中包含设计源文件和Modelsim工程中的所有内容-sine wave signal generator ROM based on DDS technology and compression technology, with a greater precision and better spectrum. File contains all of the content including source fi
mywork
- nexys 3 板卡，打砖块游戏。连上VGA接口，然后将mywork文件夹里的所有内容考到一个新建的文件夹下，不要有中文目录。下载运行就行了。-Nexys 3 board card, Arkanoid game. Connected to the the VGA interface, and then will mywork file folder li the all the contents of test to the a the newly created file folder und
frequency_measuement
- 通过基4-fft算法测128点频率模块,其中包含所有需要的vhd文件，但是由于最多100M内容，因而需要用到的ipcore需自己添加。-128 points frequency measurement through based4-fft method,the folder involves all .vhl file,but it don t involves the ipcore due to the100M limit.