搜索资源列表
RISC-CPU
- 用FPGA实现一个简易的CPU，采用精简指令集结构，每一条指令有16bit，高三位为指令操作数，后13位为地址，该CPU能实现8种指令操作，分别有HLT（空一个中期）ADD（相加操作）SKZ（为零跳过）AND（相与操作）XOR（异或操作）LDA（读数据）STO（写数据）JMP（无条件跳转指令）。cpu包括8个部件，分别为时钟发生器、指令寄存器、累加器、算术逻辑单元、数据控制器、状态控制器、程序计数器、地址多路器，各个部件之间的相互操作关系由状态控制器来控制，程序指令存放在初始rom中，本例程存放
test_bech
- verilog + testbench 文件的读写操作-verilog+ testbench
sram-test
- 静态RAM 的读写操作 测试文件，很适合初学者和相关工程人员-SRAM test DOC for engineer
spi_flash
- FPGA中的EDK中实现对spi_flash的读写操作，程序适用于flash型号为N25Q128，当然将头文件中的flash参数修改后，即可用于其它flash-EDK in the FPGA to read and write operations of spi_flash procedure applies to the flash model N25Q128 , of course, modify the header files in the flash parameters can be
fat_read
- fat16文件读写，sd卡是sd模式操作。绝对不是重复资料。-fat16 file reader, sd card, sd mode operation. Must not duplicate information.
FPGA_PWM_ADS8364_STM32
- FPGA实现的PWM产生，ADS8364并行AD控制、STM32控制读写操作源码。包含完整工程文件。-FPGA Implementation of PWM, ADS8364 the parallel AD control, STM32 control the read and write operations source. Contains the complete project file.
t3_sdram
- 完成sdram读写操作，并附有测试脚本文件，已通过后仿验证。该程序主要包括上电初始化模块，刷新模块，读、写模块等，并采用FSM控制所有模块，完成数据的读写操作-Sdram read and write operations to complete, with a test scr ipt file has been verified through simulation. The program includes power-on initialization module, refresh m
ddr2_mem
- DDR2 xilinx ipcore 头文件 可以进行读写DDR2操作的接口! 读写时注意 按照时序控制进行！-DDR2 xilinx top file， you can read or write DDR2 interface。 attention：please control it ！