CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 无位置

搜索资源列表

  1. divide

    0下载:
  2. 除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C的高八位为余数,第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1354
    • 提供者:lyy
  1. unsigned_4_adder

    0下载:
  2. 通过vhdl语言实现四位无符号数的加法,四位拨位置数,用数码管输出结果
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2271
    • 提供者:万玉龙
  1. 1

    0下载:
  2. 设计一个八层楼房自动电梯控制器,用八个 LED显示电梯行进过程,并有数码管显示电梯当前所在楼层位置,在每层电梯入口处设有请求按钮开关,请求按钮按下则相应楼层的LED 亮。 用 CLK脉冲控制电梯运动,每来一个 CLK脉冲电梯升(降)一层。电梯到达有请求的楼层后,该层次的指示灯灭,电梯门打开(开门指示灯亮),开门 5 秒后,电梯门自动关闭,电梯继续运行。 控制电路应能记忆所有楼层请求信号,并按如下运行规则依次相应:运行过程中先响应最早的请求,再响应后续的请求。如果无请求则停留当前层
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:76864
    • 提供者:one song
  1. 除法器的设计本文所采用的除法原理

    0下载:
  2. 除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C的高八位为余数,第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。-Divider design used in this paper, the p
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-25
    • 文件大小:4286
    • 提供者:老毕
  1. dianti

    0下载:
  2. 1.每层电梯入口处设有上下请求开关各1个,电梯内设有乘客到达层次的数字开关。电梯当前所在的楼层位置用一位数码管显示,用一只发光二极管显示开门/关门状态,用发光二极管显示每层的上下请求状态; 2.显示电梯当前所处位置和电梯上行下行及开门,关门状态; 3.电梯到达有停靠站请求的楼层后,电梯门就会自动打开门指示灯亮,开门3秒钟后; 4.电梯门自动关闭(开门指示灯灭)电梯继续运行; 5.对电梯开门时间可以提前关门(按关门按钮); 6.能记忆电梯内外的所有请求信号,并按照电梯运
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2060
    • 提供者:kxsh
  1. FPGACPLD

    0下载:
  2. FPGACPLD.rar 经验谈的无位置传感器的电机控制,步进电机,控制实现,可调占空比-FPGACPLD.rar Experience of the motor control without position sensor, stepper motor, control implementation, adjustable duty cycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:904407
    • 提供者:lyuhu
搜珍网 www.dssz.com