搜索资源列表
vhdl
- VHDL教程 ppt版 绪论 第一章 VHDL基本结构 第二章 VHDL语言元素 第三章 VHDL的描述风格 第四章 VHDL的主要描述语句 第五章 组合逻辑电路设计 第六章 时序逻辑电路设计
Des2Sim
- 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim
ch2ex
- 部分电路模块的VHDL代码，包括组合逻辑与时序逻辑电路-Part of the circuit module VHDL code, including combinational logic and sequential logic circuit
ch4ex
- 一部分简单时序逻辑电路的VHDL源代码，未包含状态机描述-Part of a simple sequential logic circuits VHDL source code, does not contain a descr iption of state machine
ch5ex
- 几个稍微深入的时序逻辑电路和状态机的VHDL代码-Several little-depth sequential logic circuit and state machine of the VHDL code
jktrig
- 时序逻辑电路中jk触发器的设计，用vhdl语言编写。-Jk flip-flops in sequential logic circuit design, using vhdl language.
eda
- 实验一：不同设计输入方式比较 实验二：VHDL语言编程—组合逻辑电路设计 实验三：VHDL语言编程—时序逻辑电路设计 指导书内容以及详细的程序-Experiment I: comparison of different input methods designed the second experiment: VHDL language programming- Combinational Logic Circuit Design Experiment III: VHDL langu
shixuluojidianlusheji
- 时序逻辑电路设计，FPGA用途，硬件开发，-Sequential logic circuit design, FPGA applications, hardware development,
FSM
- 用程序实现状态机功能，有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说，除了输入部分和输出部分外，有限状态机还含有一组具有“记忆”功能的寄存器，这些寄存器的功能是记忆有限状态机的内部状态，它们常被称为状态寄存器。在有限状态机中，状态寄存器的的下一个状态不仅与输入信号有关，而且还与该寄存器的当前状态有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中，寄存器逻辑的功能是存储有限状态机的内部状态；而组合逻辑有可以分为次态逻辑和输出逻辑两部分，次态逻辑的功能
qddl.ppt.tar
- 掌握门电路和触发器的原理。 学会简单时序逻辑电路的设计和调试方法。-Grasp the principle of gates and flip-flop. Learn simple sequential logic circuit design and debugging methods.
6_VHDL-application-design
- VDHL应用实例，包括组合逻辑电路设计，时序逻辑电路设计，存储器设计，状态机设计 -VDHL application design samples, including combined logic design, timing logic design, memory design, and status machine design
verilog
- 一些常用verilog代码实例，包含组合逻辑电路，时序逻辑电路，和一些复杂电路模块-Some commonly used verilog code examples.Contains the assembly logic circuit, temporal logic circuit, and some complex circuit module
VHDL
- Quartus4.1以上版本软件 门电路、组合逻辑电路、时序逻辑电路等。 防抖动电路设计 -Quartus4.1 above version of the software Gates, combinational logic circuits, sequential logic circuits. To judder circuit design
counter
- 用vhdl语言，在QuartusII下，时序逻辑电路设计（带置位的异步可逆（加1或减1）6进制计数器）-With vhdl language, in QuartusII under sequential logic circuit design (set asynchronous reversible (plus or minus) hexa counter)
D_flop
- D触发器，用于搭建各种时序逻辑电路，是最常用的触发器。目前超大规模集成电路中皆使用该触发器。-D flip-flops used to set up the various timing logic circuit, is the most common trigger. VLSI are using the trigger.
mealy
- 此代码能够运用状态机的思想实现mealy型的时序逻辑电路-This code can use state machine thought realize mealy type of sequential logic circuit
moore
- 此代码利用状态机的思想实现moore型的时序逻辑电路。-This code using state machine thought realize Moore type of sequential logic circuit
VHDL
- 时序逻辑电路的习题,主要测试状态机以及ASM流程图的绘制-Drawing exercises sequential logic circuits, the main test state machine and ASM flowchart
1
- 简单的组合逻辑设计，简单分频时序逻辑电路的设计，利用条件语句实现计数分频时序电路(Simple combinatorial logic design, design of simple frequency division sequential logic circuit and Realization of counting frequency division timing circuit by conditional statement)
QuartusII原理图输入法设计VHDL组合逻辑电路设计VHDL时序逻辑电路设计
- QuartusII原理图输入法设计VHDL组合逻辑电路设计VHDL时序逻辑电路设计三个实验