搜索资源列表
shuzizhong
- 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of 12 hours or 24 hours system, d
alarm
- （1）：最基本的时间设定与校准功能； （2）：闹钟定时功能，以及闹钟响铃功能； （3）：一定条件下可以实现闹钟的时间自动修改功能； （4）：当前时间为整点时实现整点报时功能。 （5）：定时显示与计时显示可以实现任意切换 -(1): the most basic function of time for setup and calibration (2): clock timing, as well as the ringing alarm clock function
shuzizhong
- 基于VHDL的数字钟，可以整点报时和校准时间-VHDL CPLD
clock
- 1.计时功能：包括时、分、秒的计时 2.定时与闹钟功能：能在设定的时间按发出闹铃声 3.校时功能：对小时、分钟和秒能手动调整以校准时间 4.整点报时功能 5.利用数码管显示时间-1. The timer function: including, minutes and seconds when the timing 2. The timing and alarm clock function: set time out according to the alarm 3.
duogongnengzhong
- 多功数字钟 时间可调，校准时间，年月日，闹钟-Adjustable multi-functional digital clock time, calibration time, date, alarm clock
1602
- 用fpga实现1602计数器显示，因为我还没来得及做校准时间，所以只能称之为时钟计数器，不能成为电子钟。 网上很少用人公开这一类代码，一搜FPGA 1602，都是写一个静态的显示，在实际应用中，是没有用的，因此这个简单的例子，给大家抛砖引玉了！ -Because I have not had time to do the calibration time, it can only be called a clock counter, can not become the elec
FPGA-BASYS2
- 基于FPGA BASYS2开发板的数字钟，能够实现计时，时间校准，闹钟，整点报时等功能。-Development board based on FPGA BASYS2 digital clock, to achieve timing, time calibration, alarm, hourly chime functions.
time_check
- 通信主从机双向系统时钟同步，用于扩频、跳频等。由从机发起时间校准请求，主机回复时间信息，达到主从机的时钟同步。-Slave two-way communication between the host system clock synchronization for spread spectrum, frequency hopping and so on. Initiated by the slave time alignment request, the host response time
Clock
- 本设计实现了一种基于FPGA的数字时钟设计，应用Verilog硬件描述语言进行数字电路设计，采用自顶向下的方法将电路系统逐层分解细化，设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FPGA, uses the Verilog hardware