搜索资源列表
用cpld实现曼彻斯特编码
- 用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码，用于通信中-cpld achieve with Manchester encoding with Verilog HDL Manchester encoding. for Communication
mancheester_v
- 用Verilog HDL实现的曼彻斯特编码器和解码器。
VHDL
- 曼彻斯特编码的VHDL源程序?
CJQ-V1.0-fpga
- 主要实现采集电网信号的功能，源码包括控制AD7606进行AD转换，其次实现FT3数据的传输，包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, including to Manchester encoding
mcst
- 曼彻斯特编码实现，verilog HDL 做的，我也是从网上下的-Manchester encoding to achieve, verilog HDL to do, I am also from the Internet under
CJQ-V1.0-fpga
- 主要实现采集电网信号的功能，源码包括控制AD7606进行AD转换，其次实现FT3数据的传输，包括转为曼彻斯特编码-Collecting grid signal to achieve the main function, including control of AD7606 source for AD conversion, followed by the realization of FT3 data transmission, including to Manchester encoding
Desktop
- 曼彻斯特编码的VHDL语言实现，可以用于RFID防碰撞编码的实现-Manchester encoding of the VHDL language, can be used for implementation of RFID anti-collision code
daima
- 适用于xilinx的CPLD产品，曼彻斯特编码-Decoder for Xilinx CPLDs Customer Pack
md
- 曼彻斯特编码源代码 基于VHDL语言的曼彻斯特编码程序-manchester encode
manchester-code
- 曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0，低→ 高的跳变表示为1。每个码元中间都要发生跳变，接收端可将此变化提取出来作为同步信号，使接收端的时钟与发送设备的时钟保持一致-Manchester coding techniques that use voltage changes in 0 and 1. Provisions in the middle of each symbol hopping happen. High → low hopping
mancodec
- 曼彻斯特编码器与译码器 FPGA嵌入式项目开发-mancodec fpga
manch
- 该文件是一个完整的工程文件，用VerilogHDL语言编写，包括曼彻斯特编码器的设计文件和仿真测试文件以及解码器的设计文件和仿真测试文件。在Modelsim中仿真测试通过。-The document is a complete project file, with VerilogHDL languages, including the Manchester encoder design documents and simulation test files and decoder design
vhdl
- 慢码的vhdl，编码，解码，现在在做一个红外线的project.RC5 生成一个信号个给检测器，检测器会产生一组14 bits的数据流（是一组 曼彻斯特编码）。想用VHDL做一个解码器。-Slow code vhdl
m_decoder
- 恢复以曼彻斯特编码格式输入的mdi信号成实际数据并存储在双端口RAM后以中断方式通知DSP读取数据，所需双端口RAM程序可以从相应的FPGA编译系统中产生-A return to the Manchester encoded signal is input into the actual data mdi and stored in the dual-port RAM notify the DSP after the break to read the data, the required du
mcsdte
- FPGA嵌入式项目实战，曼彻斯特编码器与译码器-FPGA embedded project combat, Manchester encoder and decoder
verilog_Manchester
- 曼彻斯特码编码电路，在工业电路中有较好的抗干扰性，而且编码电路简单，容易在FPGA上实现-Manchester encoding circuit, the circuit in the industry in a better anti-interference, and the coding circuit is simple, easily implemented on FPGA
manchester
- 源码包含三个模块，数据发送模块是读取FIFO中的数据后，将并行数据转换为串行，同时对串行数据进行曼彻斯特编码输出。数据接收模块是对接收的数据进行曼彻斯特解码。FIFO控制器模块将接收的串行数据转换为并行，并存储。 曼彻斯特解码部分本文采用了过采样技术，使用了一个8倍时钟进行采样。每一个数据周期采样8次，每四次采样确定一个状态，如果采样到三次及以上高电平则认为是高状态，否则认为是低状态。状态由高到底则是数据0，由低到高则是状态1。-Source consists of three module
manchester
- 曼彻斯特和差分曼彻斯特编码的实现 分析：曼彻斯特编码是将每个码元的中央实现跳变，具体的码字表示为：1->10,0->01.-Direct code
verilog
- 曼彻斯特编码的verilog实现,复制到quartus II可用-Manchester verilog realize the code,Copy to quartus II available
m_manche
- 有关于M序列的曼彻斯特编码，亲自验证有效。(The Manchester code of the M sequence is personally validated.)