搜索资源列表
LC3-VHDL-another
- 另一套LC3 CPU VHDL源码及设计文档，对LC3进行了一些取舍和改造，比如NZP改为NZC，更贴近现实CPU硬件架构。按照ASM进行VHDL编码，更适合数字设计初学者学习。
IS-95/CDMA2000基带成形滤波器的实现
- IS-95/CDMA2000基带成形滤波器的实现 IS-95滤波器的实现： 本次设计采用转置型结构，并用展开技术将字串行架构转换成字并行处理架构，从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in，输出数据为filter_out，则其展开因子J=4的并行处理系统如下图所示 ,IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the desig
Virtex-5family
- Virtex™ -5 系列提供 FPGA 市场中最新最强大的功能。Virtex-5 系列采用第二代 ASMBL™ （高级硅片组合模块）列式架构， 包含四种截然不同的平台（子系列），比此前任何 FPGA 系列提供的选择范围都大。每种平台都包含不同的功能配比，以满 足诸多高级逻辑设计的需求。-Virtex ™ -5 family provides the latest FPGA market, the most powerful features. Virtex-5 s
65jie
- 串并FIR滤波器设计:并行FIR滤波器具有速度快、容易设计的特点，但是要占用大量的资源。在多阶数的亚高频系统设计中，使用并行结构并不合算，但亚高频系统需要较高的处理速度，而串行架构往往达不到要求，因此，结合串并这两种设计方法的长处，在使用较少的硬件资源的同时实现了较高的处理速度，这里说明一种65阶八路并行、支路串行FIR滤波器的设计（实际使用了1个乘法器，8个乘累加器，一个累加器）。-String and FIR filter design: parallel FIR filter with a
microprocessor
- 一个微处理器的Verilog代码，根据英文书籍《数字设计与架构》中的例子而写，能够运行MIPS指令，能正确执行跳转指令。通过modelsim仿真，含测试代码。-Verilog code for a microprocessor, according to the English book " Digital Design and Architecture" was written in the example, to run MIPS instructions to jump
CLOCK-ON-ALTERA-DEV-NOARD-RONTEX
- 这是我上电子线路设计课程时自己写的数字钟设计的整个工程.网上下载安装quartus II软件后双击clock.sof打开调试.若软件说没有权限,请删除db文件夹后再试. 文件夹中附带我的实验报告,其中详细讲解了我的设计思路\软件架构\可能出现的问题等等. 调试步骤就不讲了,管脚分配请网友自行完成. 开发板 Altera Cyclone II EP2C35F672C6 软件平台 Quartus II 语言 verilogHDL-These are all the project
FPGAarchitecturedesign8bi_CISCCPU
- FPGA架构的8位CISCCPU设计FPGA architecture design 8-bit CISCCPU-FPGA architecture design 8-bit CISCCPU
NFC-for-Mobile-Phones
- 在手机设计方案中采用NFC架构和技术的实现方法-The use of mobile phone design in architecture and technology NFC Implementation
nios-Software-Architecture-Analysis
- FPGA设计中利用NIOS开发软核 此文件让您熟悉NIOS软件架构-Development of FPGA design using NIOS soft core NIOS this file so that you are familiar with the software architecture
NIOS2-enbeded-SPI-controller
- FPGA设计中利用NIOS开发软核 此文件让您熟悉NIOS软件架构-Development of FPGA design using NIOS soft core NIOS this file so that you are familiar with the SPI controller integrated software
cu
- 基于quartus的CPU设计中核心部件，控制存储器的架构-Quartus CPU design based on the core components, control memory architecture
TFT-LCD-Controller_design-20080602
- TFT LCD控制器详细设计说明，包括架构设计，原理设计，RTL代码设计等-failed to translate
MIPS_CPU_OR2000
- MIPS架构的开发的CPU软核OR2000 verilog实现，MIPS体系结构cpu设计入门参考-The development of the MIPS architecture CPU soft core OR2000
Pipelined-MIPS
- MIPS架构5级流水线设计，支持常用的整数指令。-5-stage pipeline MIPS architecture designed to support common integer instructions.
VHDL-Reference-Manual(-Synario-)
- Synario的VHDL教程，介绍VHDL语言的主要结构和设计要点（如何综合、如何实现、如何规划程序架构）-Synario the VHDL tutorial introduction to the VHDL language, structure and design of the main points (how comprehensive, how, how to structure the planning process)
technology-for-controllers
- 使用FPGA设计存储控制器，包含主要的FPGA架构，核心思想以及实现方法-Key technology for obj ect-based storage controllers using SOPC
systolic--matrix-inversion
- DSP算法架构及设计，内容为基于systolic的上三角矩阵求逆电路的实现，里面有详尽的MATLAB/SIMULINK 仿真模型，及HDL代码和在modelsim中的仿真程序，非常不错的。-Architecture and design of DSP algorithms, based on systolic upper triangular matrix inverse circuit to achieve detailed MATLAB/SIMULINK model and the HDL
IDCT
- HEVC是正在研发的新一代视频编码标准。 本文面向HDTV应用，设计兼容HEVC标准的两位整数IDCT电路， 通过对IDCT的特点进行分析，完成了电路的架构设计, 采用较为节省面积的做法和流水线结构，并进行VerilogHDL代码设计-High Efficiency Video Coding(HEVC) is the currently developing video standard. In this article, a novel pipelined 2-D IDCT architect
一个非标项目的原型设计
- 以前做的一个项目的架构原型，labview做的，也希望大家提意见，跟大家一起分享进步
基于DSP和FPGA的通用数字信号处理系统设计
- 利用DSP配合FPGA为硬件架构，以DSP为数据处理核心，通过FPGA对USB、ADC和DAC等外围设备进行控制，并可实现频谱分析、数字滤波器等数字信号处理算法。(With DSP and FPGA as the hardware architecture and DSP as the data processing core, the peripheral devices such as USB, ADC and DAC are controlled by FPGA, and the digi