CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 模块划分

搜索资源列表

  1. mobilerobot

    0下载:
  2. 用VHDL硬件描述语言,采用一种软件硬化的设计思路设计了控制器。将控制器划分成八个模块
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5747
    • 提供者:woaimama
  1. wodewenjian

    0下载:
  2. 基于FPGA的电梯控制系统的设计 将电梯的运行状态划分为开门,一层,二层,三层,四层五个状态,设一层开门为电梯的初始状态,up1,up2,up3分别作为一层,二层,三层的上升请求,四层没有上升请求;down2,down3,down4分别作为二层,三层,四层的下降请求,同理一层是没有下降请求的;s1,s2,s3,s4分别作为一层,二层,三层,四层的停站请求;x1,x2,x3,x4分别作为一层,二层,三层,四层的停站请求显示;door作为门的状态,“0”表示关,“1”表示开;mode作为电梯的运
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:993
    • 提供者:吴海霞
  1. biyeshejiyuandaima

    0下载:
  2. 智能打铃系统源代码 功能题目名称: 基于FPGA的智能打铃系统的设计 基本要求:1、基本计时和显示功能(用12进制显示):包括上下午标志; 2、能够设置当前时间; 3、能够实现基本打铃功能,规定: 上午06:00起床铃,打铃5s,停2s,再打铃5s; 下午10:00熄灯铃,打铃5s,停2s,再打铃5s。 重点研究问题:进行模块划分,并实现各模块的功能; -Smart features a bell system source code Title Name:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:9570
    • 提供者:黄婷婷
  1. subway7

    0下载:
  2. 本实验是基于VHDL设计一个地铁自动售票系统。该系统能一次出售最多9张票,并实现找零、显示、出票、取消等功能。划分为控制模块、计算模块、分频模块、出票模块、显示模块等5个功能模块。-The experiment is based on the VHDL design a subway automatic ticketing system. The system can be a maximum of nine tickets sold, and to achieve homing, show t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:63901
    • 提供者:许晨雪
  1. myfpga

    0下载:
  2. 详细描述设计过程 ① 指令格式设计 ② 微操作的定义 ③ 节拍的划分 ④ 处理器详细结构设计框图及功能描述(评分重点) a. 模块之间的连线单线用细线,2根及以上用粗线并标出根数及. b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上 ⑤ 各功能模块结构设计框图及功能描述(评分重点) ⑥ VHDL代码、UCF文件、测试指令序列(每条指令的含义) ⑦ 实验总结,在调试和下载过程中遇到的问题 -Design Pr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6259786
    • 提供者:王思雨
  1. lab6

    0下载:
  2. 详细描述设计过程和实验中遇到的问题,包括: ① 指令格式设计 ② 微操作的定义 ③ 节拍的划分 ④ 处理器详细结构设计框图及功能描述(评分重点) a. 模块之间的连线单线用细线,2根及以上用粗线并标出根数及. b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上 ⑤ 各功能模块结构设计框图及功能描述(评分重点) ⑥ VHDL代码、UCF文件、测试指令序列(每条指令的含义) 实验总结,在调试和下载过程中遇到的问题
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5848020
    • 提供者:王思雨
  1. fdiv_test_isim_beh

    0下载:
  2. VHDL主要用于描述数字系统的结构、行为、功能和接口。除了许多具有硬件特性的句子外,VHDL语言形式、描述风格和语法与一般计算机高级语言非常相似。VHDL的程序结构是一个工程设计,或设计实体(可以是一个组件,一个电路模块或一个系统)被划分为外部(或可见部分,和端口)和内部(或不可视)-VHDL is used primarily to describe the structure, behavior, function, and interface of digital systems. In
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:393027
    • 提供者:小陈
  1. GTP-ip核使用

    0下载:
  2. 主要对GTP模块进行划分,主要对功能模块在中文描述(GTP module is mainly divided into the main function module described in Chinese)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1829888
    • 提供者:达达1543
  1. 666基于FPGA的MVB2类设备控制器设计_幸柒荣

    0下载:
  2. 本文首先对多功能车辆总线的基本原理进行了简要的概述,接着对其实时协议进行了分析,然后对 MVB2 类设备控制器的功能及其功能模块的划分设计进行了详细的分析;最后对各功能模块进行了编程实现,并给出了仿真验证波形。(Firstly, the basic principle of the multifunction vehicle bus are briefly outlined, then analyze the real time protocol, then carried out a deta
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:1090560
    • 提供者:梅赛德斯
搜珍网 www.dssz.com