CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 正交信号

搜索资源列表

  1. dds_fpga

    0下载:
  2. DDS在现在运用月来越广泛,在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。在FPGA上实现的DDS-DDS now to the use of more extensive relative bandwidth, frequency conversion time, phase continuity, quadrature output, high-re
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:180081
    • 提供者:孙洪亮
  1. signal

    1下载:
  2. 产生sinx+cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 verilog语言
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:230169
    • 提供者:杨洁
  1. NCO_based_rom

    1下载:
  2. 完整的基于ROM查找表的NCO 产生10位宽的正交信号-Integrity of the ROM-based lookup table of the NCO have 10-bit wide of the orthogonal signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-11-21
    • 文件大小:86073
    • 提供者:gsg
  1. count_plus_last

    0下载:
  2. 对电机的编码器输入的正交编码信号进行4倍频处理 ,生成一个新的计数脉冲 ,同时判断电机的转动方向,输出一个方向标志电平信号,从而可以让DSP知道电机的转速和方向。-On the motor encoder inputs of the quadrature encoder signals 4 octave treatment, generates a new pulse count and at the same time to determine the direction of motor r
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:1384
    • 提供者:dengzhaoyun
  1. esi

    0下载:
  2. FPGA的涡流检测正交信号源的设计方法 .-Eddy current testing FPGA design method of orthogonal signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:600891
    • 提供者:rish
  1. xiangwei_90

    0下载:
  2. 产生一组正交的载波信号,应用于斩波相乘控制,模拟乘法器-Generating a set of orthogonal carrier signals, multiplied by the applied chopper control, analog multiplier. . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:71038
    • 提供者:游有鹏
  1. dds(9854)_test(sin_cos)(EP1C6)

    1下载:
  2. 通过FPGA控制DDS(AD9854)输出120M一下的双路正交信号,实现在通信和控制领域的应用。-Controlled by FPGA DDS (AD9854) output 120 m the dual orthogonal signal, realize the application in the field of communication and control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-18
    • 文件大小:120832
    • 提供者:yanghang
  1. DDSN

    0下载:
  2. quartus II 13.0 DDS工程文件,采用VHDL编写,可输出正交两路正弦信号。可以直接用modelsim-alter 仿真-quartus II 13.0 DDS project file, using VHDL written two orthogonal sinusoidal output signals. Can be simulated directly modelsim-alter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1874383
    • 提供者:连天
  1. IQ_sin_cos

    0下载:
  2. Cordic根据输入的IQ正交两路信号求取对应的正余弦值-Cordic according to input the IQ of orthogonal cosine signal to calculate the corresponding two road is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:621
    • 提供者:王佳兴
  1. IQ_sin_cos_mod

    0下载:
  2. Cordic根据输入的IQ正交两路信号求取对应的正切值-Cordic according to input the IQ of orthogonal signal to calculate the corresponding tangent value two road
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:862
    • 提供者:王佳兴
搜珍网 www.dssz.com