搜索资源列表
threeflift
- 三层电梯控制器VHDL源程序，是本人的毕业设计-three VHDL source elevator controller, I was the graduate design!
VHDL_of_example
- 此 为 VHDL 的示例程序,由于最近毕业设计要求使用这个编程,自己收集并整理了一些,供学习使用,希望和大家共同进步,有兴趣的也希望能和我一起讨论交流-this as examples of VHDL procedures, due to the recent graduation design requirements using the program, their collection by some for learning, hope and common progress. Inte
Quartus_vhdl
- 用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！ -QUARTUS used by the compiler, and other precision frequency, I am wrong. But there are several warning (not affect design). I graduated from the design ah! ! !
czcgl
- 出租车管理系统,为本人毕业设计. 还请大家多多指教了
DDs
- 这是我的毕业设计，是用VHDL编程的直接扩频发生器。
lock
- 这个是我毕业设计的最初方案 8位二进制密码锁，在输入密码正确的情况下修改密码，显示输入密码，正确显示绿灯提示，错误显示红灯提示并报警。
youname
- 用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！
0522
- 自己今年的毕业设计DDS波形发生器,有正弦波,方波,三角波,锯齿波.
svpwm_full_nios
- 这是我毕业设计做的一个SVPWM同步永磁交流电机的控制系统，里面除了一个SVPWM的驱动算法之外，还有一个步进电机的控制器，以及基于QUARTUS7.2的NIOS II控制核心，通过PC的串口可以控制同步永磁交流电机和步进电机进行精确的定位。该系统较复杂，运用的知识也比较多，在SVPWM算法，PID算法，步进电机控制方面，NIOS II的串口编程等都有值得参考的地方。最好使用QUARTUS7.2编译，目标芯片是选用EP1C6Q240
D_AGC2
- FPGA数字AGC(帮同学做的毕业设计)
cunchuqi
- 存储示波器，功能齐全通过验证，毕业设计用
两路十字路口的交通灯控制的VHDL源码
- 两路十字路口的交通灯控制的VHDL源码，毕业设计，,Two-way traffic lights at the crossroads of the VHDL source code control, graduation design,
VHDLjiaotongdeng
- 有关毕业设计交通灯的ＶＨＤＬ设计，包括源码程序和仿真图形相关报告。-Traffic lights on the graduation project of VHDL design, including source code and simulation procedures related to the report graphics.
b
- 毕业设计中的12层电梯信号的控制程序VHDL-Graduation Design 12-storey elevator signal control procedures VHDL
Finit_state_machine_in_C
- C实现一个状态机,我做毕业设计，实现自组织网络，三个节点-Finit state machine implemented in C code
2
- EDA设计开发的宝贵资料和课件,内容非常详细,是你毕业设计的好帮手.-EDA design and development of valuable information and courseware, content in great detail, the design is that you graduated from a good helper.
3
- 基于FPGA的任意信号发生器，毕业设计完整稿，适合做毕设的同学参考-FPGA-based arbitrary signal generator, a complete draft graduation project, suitable for students to complete reference
FPGApinlvji
- 当年本科时的毕业设计，信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter
lunwenVHDL
- 毕业设计vhdl论文的先期工作。对于大学毕业设计论文有重要作用-Graduate design vhdl advance work papers. For the university graduation thesis plays an important role
altera_up_avalon_vga
- fpga的vga显示 学生做课程设计或毕业设计的时候可以用到(vga display on fpga Students can use the course design or graduate design)