搜索资源列表
videodigitalsignalscontroller
- 用fpga技术实现基本的视频信号处理：主题程序；视频图象数据采集程序；sram的读写控制；测试程序-they simply use the basic technology of video signal processing : theme; Video data acquisition procedures; SRAM literacy control; test procedures
5555
- 微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。 2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路：负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示，同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 -microwave timer IC design a control state machine : state of the state conversion work. 2, data l
blocking
- 基于verilog语言的数据选择器，包括数据选择器的测试模块 -verilog language based on the data selector, including data selection for the test module
DEF
- 一个简单的始终触发器的代码 另外包括测试验证程序和输入码数据
verilog_shili
- 计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）
stimulus1
- 用于数据块容错编码校验的芯片的RS编码器设计的测试代码
4
- 控制模块是频率计的核心所在,具有如下所述功能： 对输入数据判断并输出档位信号； ——10KHZ最高位为1010，换高档，最低位为0000，小数点不亮，表无信号； ——100KHZ最高位为1010，换高档，最高位为0000，换低档测试； ——1MHZ、10MHZ同100KHZ测试档。 针对不同的档位输出不同的时基信号； ——100ms时基信号，用于10KHZ档位测量 ——10ms时基信号，用于100KHZ档位测量 ——1ms时基信号，用于1MHZ档位测量 ——0
wumayi
- 研究了传统误码仪的工作原理与结构，并利用VHDL语言在FPGA芯片上模拟实现了绝大部分的传统误码仪的功能，如LCD显示驱动，串口通信驱动，误码测试，数据存储芯片驱动等功能.
imageSample
- 这是一个图象传感器的数据采集程序，用Verilog语言编写，经测试通过，改程序可以作为图像数据采集参考，缩短开发时间。-This is an image sensor data collection procedures, with the Verilog language, has been tested and approved to change the image data acquisition procedure can be used as reference, to shorte
FPGA
- FPGA的新型测试数据采录仪的电子设计Collect and record the new FPGA device test data in electronic design-Collect and record the new FPGA device test data in electronic design
myowncpu
- 简单的8字CPU的VHDL实现 dat 内存测试数据-Simple CPU VHDL implementation
ram_data
- 一个RAM与USB相连，测试数据传输，使用USB3.0开发板已经测试成功。-A RAM are connected to the USB, the test data transmission, use the start development board has been tested successfully.
8-bit-RISC_CPU
- 8位RISC_CPU设计的verilog源码以及工程文件、测试数据文件。在modelsim 10.1d下验证成功，打开工程文件即可使用。-8 RISC_CPU design verilog source code and project files, test data files. In modelsim 10.1d validation is successful, open the project file can be used.
DPSK
- DPSK调制信号的生成，通过MATLAB生成测试数据，用quartusII软件编译并仿真-DPSK signal
SDRAM缓冲测试程序
- 对FPGA的SDRAM进行测试，主要是实现FIFO-SDRAM-FIFO的数据传输(Test the SDRAM of the FPGA)
PCITest
- 通过在FPGA内部的数据源产生40Mbps的数据，FPGA对数据进行缓冲后，每52ms左右向主机发出一次中断，请求进行DMA传输，每次DMA的大小为228352字节。另附C++上位机软件代码(By generating 40Mbps data from the data source inside the FPGA, the FPGA buffers the data and sends an interrupt to the host every 52ms or so, requesting
ethernet_loopback
- 通过FPGA驱动千兆以太网口，完成SPARTAN6上的UDP数据包闭环测试，即通过网口发送数据包到FPGA，FPGA内部将接收到的数据返回到PC机，建议测试之前添加ARP静态绑定，FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到，发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the ne
mj10
- 实现门禁系统，可以做网店实战的项目，对接数据库，不过里面没有数据库想对应的测试数据(The implementation of the entrance guard system, can do online shop actual projects, docking database, but there is no database to corresponding test data in it.)
31条CPUtest
- CPU testbar 关于31条CPU的测试数据(CPU test 31 cmd CPU testbench & testdata)
CY7C68013A usb测试例程
- PC通过CyConsole工具往USB EP2端点FIFO中写入512byte数据，然后EP2端点FIFO中的数据搬运到EP6端点的FIFO中，最后PC通过CyConsole工具从EP6端点的FIFO中读出512byte数据，实现USB loopback功能测试。