CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 滤波器组

搜索资源列表

  1. bbb

    0下载:
  2. AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构,该设计采用了8 X 8块级流 水线操作,运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优 利用。采用Verilog语言完成了VLSI设计,并通过EDA软件给出仿真和综合结果。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:216469
    • 提供者:sss
  1. a-new-mthod-of-cic3_decimator

    0下载:
  2. 一种CIC滤波器的实现方法,包括以下步骤:将数据信号输入一梳状滤波器组进行滤波,所述梳状滤波器组由若干梳状滤波器级联而成;将滤波后的数据信号输入一保持器;将保持器输出的数据信号经一积分器组输出,所述积分器组由若干积分器级联而成,与所述梳状滤波器组的级数相同。一种CIC滤波器,包括:梳状滤波器组,由若干梳状滤波器级联而成;积分器组,由若干积分器级联而成;保持器,串联在最后一级梳状滤波器的输出端和第一级积分器的输入端之间。-a new method of CIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1017
    • 提供者:罗辉
  1. xiaobofilter

    0下载:
  2. 采用VHDL设计Daubechies 4双通道正交滤波器组,用Quartus II 仿真实现-Daubechies 4 filter group based on VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:928688
    • 提供者:邱陈辉
  1. zuoye2

    0下载:
  2. 主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。-Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the prepara
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3737899
    • 提供者:林源
  1. polyPhaseFilter

    5下载:
  2. 数字信道化过程中多相滤波器组matlab代码及测试(Digital channelized polyphase filter code and test)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-09-25
    • 文件大小:1024
    • 提供者:Steven谦
搜珍网 www.dssz.com