搜索资源列表
match_rec
- 使用VERILOG实现QPSK信号的匹配滤波，对符号过采样率为4，在程序中设定相关峰的检测门限为3
cic
- 一个很好的CIC滤波程序！可以直接使用!-CIC filter a very good program!
IIR_Filter
- 一个简要的低通滤波程序IIR Filter QuartusII7-IIR Filter QuartusII7
0000000000000
- 这是一个简单的滤波程序，可以完成高频信号的滤除～-This is a filter programme!
111
- Xilinx单片机 通过低通滤波实现示波器XY双通道输出点并且控制运动轨迹程序
Verilog_study_book
- 现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路，它们主要 用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲，它们完全可以用计算机或微处理器来完成。这就是为什么我们常用C、Pascal 或汇编语言来编写程序，以研究算法的合理性和有效性的道理。-Modern computer and communication systems are widely used in electronic eq
filteramp
- 该VHDL程序编写了各种滤波器和放大器，对于刚学VHDL的同学有极大的帮助-The VHDL programming a variety of filters and amplifiers, for students just learning VHDL great help
Quartus
- Quartus程序是滤波器+功率检测+相关计算+TDD时隙切换，从滤波输出的过采样信号中随机指定输出其中的一路信号输出用来做功率检测和相关计算，相关计算完全采用串行计算比较的方式得到最大值，然后根据这个最大值的位置推算出上、下行时隙的切换点位置。-Filter+ Quartus program is related to computing power detection++ TDD time slot switch, from the filtered output signal over a
ddc_program
- 本程序处理的是一路16位的DDC，用DSP48实现脉动式的滤波，四倍抽取-This procedure is the way 16-bit DDC, pulsating with DSP48 filter implementation, taking four times the
lundui_filter
- 用于现场检测数字滤波程序，采用Verilog语言编写-Digital filtering procedures for field testing, the use of Verilog language
ADC_DSP_FIR_Filter
- 改程序实现了通过dspic30f5015内部ADC模块对模拟量进行采集，之经过FIR滤波，-Reform program implemented by the internal ADC module dspic30f5015 analog acquisition, the after FIR filtering,
paper-based-on--radar
- 本文基于某制导雷达信号处理机优化改造工程，介绍了该雷达信号处理机的 接收相干处理(CORP)、动目标显示(MTI)的原理、硬件平台、软件设计、调试以及 优化设计方法。文章首先回顾了该信号处理机相关的信号处理方法，包括数字稳 定校正技术(DS功、参差周期滤波、多次相消器的动目标显示等方法的工作原理和 实现方式，并结合项目进行计算机仿真。其次介绍了信号处理机的组成结构，优 化设计思路，主要功能分配。最后重点讨论了信号处理机的各个模块的工程实现 方法以及数字信号处理
FFT
- FFT滤波FPGA 可以在FPGA板上实现FFT滤波，工程程序-FFT FGPA
mid01
- 中值滤波的VHDL语言，包括所有的工程，工程中包含所有的模块程序-Median filtering VHDL language, including all engineering, engineering program contains all the modules
BPSK
- 用于BPSK调制的自行设计，说明如下： 1.matlab.txt中的程序是matlab平台下的.mat格式。目的是输出一个64*4的矩阵，矩阵的每个元素都为0~255间的整数。矩阵每行的四个数是一个码元的四个抽样点的量化值。但由于当前码元通过升余弦滤波系统时，受到前后共6个码元的共同影响，所以是由6个码元共同决定。这6个码元是随机的，可能是0也可能是1（双极性时可能是-1也可能是+1），故6个码元共2^6=64种情况，所以产生的矩阵是64*4。最后逐行输出这256个数。 2.
FIR
- 程序对规律的正弦输入和随机的输入进行相同的166阶FIR滤波。输出滤波后结果。-Program of regular sinusoidal input and random input for the same 166-order FIR filter. Output filtered result.
VCIR
- 该程序由VC编制，实现FIR数字滤波器功能，为实现数字滤波编程提供了借鉴-The program prepared by the VC, functions of FIR digital filters, digital filter programmed to provide a reference
eetop[1].cn_Code_for_MedianFilter33
- 本程序实现3*3中值滤波的Verilog语言编写-This procedure achieved 3* 3 median filter Verilog language
Sinusoidal-Filter
- 这是一个简单的正弦波的滤波程序，干扰的信号为60hz的噪声-This is a simple sine wave filtering procedures
MedianFilter33
- 基于3x3窗口的FPGA 调试好使的中值滤波程序,-Debugging that median filtering program